9299.net
大学生考试网 让学习变简单
当前位置:首页 >> >>

成都工业学院课程设计8位数字抢答器

成都工业学院课程设计8位数字抢答器

成都工业学院 课 程 设 计

课程名称_51 单片机原理与接口技术 题目名称 8 路数字抢答器 学生系别 电气与电子工程系 专业班级 学 号

学生姓名 指导教师

2012 年 6 月 4 日

成都工业学院课程设计任务书
8 位数字抢答器

题目名称

学生学院 专业班级 姓 学 名 号

电气系

一、课程设计的内容
设计一个 8 位数字抢答器。

二、课程设计的要求与数据
设计要求包括: 1. 抢答器同时供 8 名选手或 8 个代表队比赛,分别用 8 个按钮 S0 ~ S7 表示。 2. 设置一个系统清除和抢答控制开关 S,该开关由主持人控制。 3. 抢答器具有锁存与显示功能。即选手按动按钮,锁存相应的编号,并在优 先抢答选手 的编号一直保持到主持人将系统清除为止。 4. 抢答器具有定时抢答功能,且一次抢答的时间由主持人设定(如,30 秒) 。 当主持人启 动"开始"键后,定时器进行减计时。参赛选手在设定的时间内进行抢答, 抢答有效,定时器停止工作,显示器上显示选手的编号和抢答的时间,并保持到 主持人将系统清除为止。如果定时时间已到,无人抢答,本次抢答无效,系统通 过一个指示灯报警并禁止抢答,定时显示器上显示 00。

三、课程设计应完成的工作
1. 利用 51 单片机和其它外围电子器件设计 8 位数字抢答器; 2. 利用伟福编译器进行汇编语言程序设计,利用 proteus 软件设计电路并且进 行仿真验证; 3. 总结电路设计结果,撰写课程设计报告。

四、课程设计进程安排
序号 1 设计各阶段内容 分析题目要求及熟悉实验软件。 地点 1325 2012/6/4 起止日期

2 3 4 5

查阅资料,提出设计方案并讨论,设计电路。 进行电路设计、程序设计并调试、仿真 设计改进 撰写课程设计报告

自选 自选 自选 自选

2012/6/4 2012/6/4- 6 2012/6/6 2012/6/7- 8

五、应收集的资料及主要参考文献
[1] 陈永浦. 数字电路基础及快速识图[M]. 人民邮电出版社, 2006. 275-277. [2] 侯建军. 数字电路实验一体化教程[M]. 北京 清华大学出版社, 2005. 77 [3] 范文兵. 数字电子技术基础[M]. 北京 清华大学出版社, 2008. 仅为示例

发出任务书日期: 计划完成日期:

2012 2012

年 6 年 6

月 月

4 日 日

指导教师签名:傅林 基层教学单位责任人签章:

系主任签章:

1

设计任务目的及要求

1.1 设计目的
通过课程设计,对 51 单片机原理和程序设计基本内容有进一步的了解,特 别是其应用系统的设计, 具有一定的实战能力。能结合上学期学到的数字逻辑理 论知识进行实践, 操作。 在提高动手能力的同时对常用的集成芯片有一定的了解, 在电路设计方面有感性的认识。 而且在进行电路设计的时候遇到问题,通过独立 的思考有利于提高解决问题的能力。熟悉伟福编译器和 proteus 软件,在经过课 程设计后,更明白 51 单片机和数系统设计的一般方法,以及解决和排除问题的

技巧与方法。

1.2 设计要求
课程任务是利用 51 单片机为核心设计一个 8 位数字抢答器。 设计要求包括: 1. 抢答器同时供 8 名选手或 8 个代表队比赛,分别用 8 个按钮 S0 ~ S7 表示。 2. 设置一个系统清除和抢答控制开关 S,该开关由主持人控制。 3. 抢答器具有锁存与显示功能。即选手按动按钮,锁存相应的编号,并在优 先抢答选手的编号一直保持到主持人将系统清除为止。 4. 抢答器具有定时抢答功能,且一次抢答的时间由主持人设定(如,30 秒) 。 当主持人启动"开始"键后,定时器进行减计时。参赛选手在设定的时间内进行抢 答,抢答有效,定时器停止工作,显示器上显示选手的编号和抢答的时间,并保 持到主持人将系统清除为止。如果定时时间已到,无人抢答,本次抢答无效,系 统通过一个指示灯报警并禁止抢答,定时显示器上显示 00。 以下文本仅为参考模板,提供课程设计报告格式和模板,切勿照抄!

2

工作原理及设计方案
抢答器是为竞赛参赛者答题时进行抢答而设计的一种优先判决器电路,竞赛

者可以分为若干组,抢答时各组对主持人提出的问题要在最短的时间内做出判 断,并按下抢答按键回答问题。当第一个人按下按键后,则在显示器上显示该组 的号码,同时电路将其他各组按键封锁,使其不起作用。回答完问题后,由主持 人将所有按键恢复,重新开始下一轮抢答。抢答器具有定时抢答功能,且一次抢 答的时间可以由主持人设定(如,30 秒) 。当主持人启动"开始"键后,定时器进行 减计时。 参赛选手在设定的时间内进行抢答,抢答有效,定时器停止工作,显 示器上显示选手的编号和抢答的时间,并保持到主持人将系统清除为止。如果定 时时间已到,无人抢答,本次抢答无效,系统通过一个指示灯报警并禁止抢答, 定时显示器上显示 00。 因此要完成抢答器的逻辑功能,该电路至少应包括输入开关、数字显示、判 别组控制以及组号锁存等部分。

2.1 原理框图

图一 原理框图

2.2 设计思路
1. 抢答器供 8 名选手比赛,分别用 8 个按钮 S0 ~ S7 表示。这个功能只需要通 过管脚分配把按钮分配到实验版上的拨动开 SW0 到 SW7 关, 让每个选手拨动开 关后产生相应的信号就可以了。不同的选手拨动按钮发出信号通过 74LS148 编 码器进行编码,编码后输出信号进行下一步的译码和锁存。 2. 设置一个系统清除和抢答控制开关 S, 该开关由主持人控制。 在这里首先通 过管脚分配把开关 S 分配到相应一个拨动开关,这个就是开关 SW16。该开关联 系到一个相应的线路, 这个线路通过与非门连接其他信号, 从而达到清零的功能。 3. 抢答器具有锁存与显示功能。即选手按动按钮,锁存相应的编号,并在优 先抢答选手的编号一直保持到主持人将系统清除为止。74LS373 具有锁存功能, 可以在一个选手按下按钮后进行锁存,其他的选手不能在抢答。锁存相应的编号 时,由于编码器编的是从 0 到 7,如果 0 号选手抢答,与清零的时候可能造成混 淆,所以要加上加法器,对编码器的 0 到 7 都加上 1。加法器是用 74LS83 这样 在后面的 74LS47 译码器上就可以显示 1 到 8 的号码。 4. 抢答器具有定时抢答功能,且一次抢答的时间由主持人设定(如,30 秒) 。 当主持人启动"开始"键后,定时器进行减计时。74LS192 具有减法功能,通过使 用 74LS192 可以对设定的时间进行自减。只需要给定 74LS192 秒脉冲就可以。 同时 74LS192 结合 74LS47 可以对所设定的抢答时间和选手抢答的时间显示出 来。 5. 参赛选手在设定的时间内进行抢答,抢答有效,定时器停止工作,显示器 上显示选手的编号和抢答的时间,并保持到主持人将系统清除为止。选手进行抢 答,通过编码器,锁存器,加法器,译码器,显示出来。当某个选手抢答有效, 通过 74LS148 编码器的 GSN 端口连接到控制清零端的与非门就可以进行禁止其 他选手的抢答,同时把该选手的号码显示在数码管上,同时通过 74LS148 编码

器的 GSN 端口可以停止 74LS192 的脉冲,从而让脉冲停止,达到显示抢答时间 的效果。 6. 如果定时时间已到,无人抢答,本次抢答无效,系统通过一个指示灯报警 并禁止抢答,定时显示器上显示 00。当时间到的时候,减法器 74LS192 的十位 的 LDN 端口发出一个高电平,在这个端口上连接上一个显示灯,作为报警用。 同时减法器 74LS192 的十位的 BON 端口会发出一个低电平, 可以连接到脉冲上, 让脉冲停止,数码管上显示的是 00.

2.3 设计流程图

图二 流程图

2.4 设计方案
整体的电路可以分为两部分, 一个是抢答电路, 第二部分是定时, 报警电路。 1 .抢答的部分:抢答器供 8 名选手比赛,分别用 8 个按钮 S0 ~ S7 表示。通 过管脚分配把按钮分配到实验版上的拨动开 SW0 到 SW7 关, 让每个选手拨动开

关后产生相应的信号。不同的选手拨动按钮发出信号通过 74LS148 编码器进行 编码, 编码后输出信号进行下一步的译码和锁存。设置一个系统清除和抢答控制 开关 S,开关由主持人控制。通过管脚分配把开关 S 分配到相应一个拨动开关 SW16。该开关联系到一个相应的线路,这个线路通过与非门连接其他信号,从 而达到清零的功能。抢答器具有锁存与显示功能。即选手按动按钮,锁存相应的 编号,并在优先抢答选手的编号一直保持到主持人将系统清除为止。74LS373 具 有锁存功能, 可以在一个选手按下按钮后进行锁存,其他的选手不能在在有选手 抢答后再进行抢答。锁存相应的编号时,由于编码器编的是从 0 到 7,如果 0 号 选手抢答,与清零的时候可能造成混淆,所以要加上加法器,对编码器的 0 到 7 都加上 1。加法器是使用用 74LS83,加 1 后在就可以在数码显示管上显示 1 到 8 的号码。 2. 定时抢答功能,和报警部分:一次抢答的时间由主持人设定(如,30 秒) 。 当主持人启动"开始"键后,定时器进行减计时。74LS192 具有减法功能,通过使 用 74LS192 可以对设定的时间进行自减。 74LS192 进行工作的时候需要给定秒脉 冲。 同时 74LS192 结合 74LS47 可以对所设定的抢答时间和选手抢答的时间显示 出来。参赛选手在设定的时间内进行抢答,抢答有效,定时器停止工作,显示器 上显示选手的编号和抢答的时间,并保持到主持人将系统清除为止。选手进行抢 答,通过编码器,锁存器,加法器,译码器,显示出来。当某个选手抢答有效, 通过 74LS148 编码器的 GSN 端口连接到控制清零端的与非门就可以进行禁止其 他选手的抢答,同时把该选手的号码显示在数码管上,同时通过 74LS148 编码 器的 GSN 端口可以停止 74LS192 的脉冲,从而让脉冲停止,达到显示抢答时间 的效果。若定时时间已到,无人抢答,本次抢答无效,系统通过一个指示灯报警 并禁止抢答,定时显示器上显示 00。当时间到的时候,减法器 74LS192 的十位 的 LDN 端口发出一个高电平,在这个端口上连接上一个显示灯,作为报警用。 同时减法器 74LS192 的十位的 BON 端口会发出一个低电平, 可以连接到脉冲上, 让脉冲停止输到加法器上,那么数码管显示的是 00。

3

单元电路设计与实现

整个电路分为编码单元,锁存单元,加法器单元,设定抢答时间单元,和译码单 元五个部分。

3.1 编码单元
在选手按动按钮后,发出相应的信号。使用 74LS148 对信号进行编码,优 先判决器是由 74LS148 集成优先编码器等组成。该编码器有 8 个信号输入端,3 个二进制码输出端,输入使能端 EI,输出使能端 EO 和优先编码工作状态标志 GS。其功能表如表 5.24.1 所示。从功能表中可以看出当 EI=“0”时,编码器工 作,而当 EI=“1”时,则不论 8 个输入端为何种状态,输出端均为“1”,且 GS 端和 EO 端为“1”,编码器处于非工作状态,这种情况被称为输入低电平有 效。
图3 优先编码器 74LS148 功能表

EI

输 入 I0 I1 I2 I3 I4

I5 I6 I7

A2

输 A1 A0

出 GS EO

1 0 0 0 0 0 0 0 0 0

× 1 × × × × × × × 0

× × × × × × × 1 1 1 1 1 1 1 × × × × × × 0 × × × × × 0 1 × × × × 0 1 × × × 0 1 1 × × 0 1 1 1 × 0 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

1 1 0 0 0 0 1 1 1 1

1 1 0 0 1 1 0 0 1 1

1 1 0 1 0 1 0 1 0 1

1 1 0 0 0 0 0 0 0 0

1 0 1 1 1 1 1 1 1 1

(表中×代表任意状态) 由 74LS148 集成优先编码器组成的优先判决器如图所示,当抢答开关 S1— S7 中的一个按下时,编码器输出相应按键对应的二进制代码,低电平有效。编 码器输出 AO~A2、工作状态标志 GS 作为锁存器电路的输入信号,而输入使能 端 EI 端应和锁存器电路的 Q0 端相联接,目的是为了在 EI 端为“1”时锁定编 码器的输入电路,使其它输入开关不起作用。具体实现电路为:

图四 编码单元

3.2 锁存单元
74LS373 功能表: EGDQ

LHHH LHLL LLXQ 上表是 74LS373 的真值表,表中: L——低电平; H——高电平; X——不定态; Q0——建立稳态前 Q 的电平; G——输入端,与 8031ALE 连高电平:畅通无阻低电平:关门锁存。 OE——使能端,接地。 当 G=“1”时,74LS373 输出端 1Q—8Q 与输入端 1D—8D 相同; 当 G 为下降沿时,将输入数据锁存。 那么按照实验的要求,编码器的输入就只有三个,因此只用到 Q1 到 Q3,而 Q4 接上 74LS148 的 GSN,再和 74LS373 的输出 D4 通过与非门连接起来,输到 74LS373 的 G 端口。从而达到锁存的目的。具体电路图为:

图五 锁存单元

3.3 加法器单元
由于选手输入的是 0 到 7,所以要每个都加上 1,让数码管显示的是 1 到 8,因 此要使用加法器。加法器的真值表为: A1[A3] B1[B3] A2[A4] B2[B4] | S1[S3] S2[S4] C2[C4] | S1[S3] S2[S4] C2[C4] LLLL|LLL|HLL

HLLL|HLL|LHL LHLL|HLL|LHL HHLL|LHL|HHL LLHL|LHL|HHL HLHL|HHL|LLH LHHL|HHL|LLH HHHL|LLH|HLH LLLH|LHL|HHL HLLH|HHL|LLH LHLH|HHL|LLH HHLH|LLH|HLH LLHH|LLH|HLH HLHH|HLH|LHH LHHH|HLH|LHH HHHH|LHH|HHH 因此要使加法器加上 1, 那么, 74LS83 的 A1, A3 对应 74LS373 的 Q1,Q2,Q3 令 A2, 作为输入的数据,而 B1,B2,B3,B4,A4 则接地。具体的电路图为:

图六 加法单元

3.4 设定抢答时间单元
74LS192是双时钟方式的十进制可逆计数器。(bcd,二进制), CPU为加计数时钟输入端,CPD为减计数时钟输入端。 LD为预置输入控制端,异步预置。 CR为复位输入端,高电平有效,异步清除。 CO为进位输出:1001状态后负脉冲输出,

BO为借位输出:0000状态后负脉冲输出。 因此设定脉冲输入后,需要使用两个74LS192,一个作为个位,一个作为十位。个位的BO 连接到十位的脉冲输入, 十位的BO就连接到脉冲,表示时间到的时候脉冲不对74LS194作用。具体的电路如下:

图七 设数单元

3.5 译码单元
译码为编码的逆过程。它将编码时赋予代码的含义“翻译”过来。实现译码的逻辑电路成为译码器。译 码器输出与输入代码有唯一的对应关系。74LS47是输出低电平有效的七段字形译码器,它在这里与数码 管配合使用。具体的连接电路为:

图八 译码单元

4

实验结果
按照设计时的思路,把电路图连接好。经过改错,编译,分配管脚,然后就

可以看到实验结果。我的管脚分配为:SW0 到 SW7 为选手的编号,分别为 1 到 8。 SW8 到 SW11 为设定抢答时间的个位,SW12 到 SW15 是设定抢答时间的十位。SW16 为设定抢答时间的置位端。SW17 为开始键。实验结果为: 主持人先按下置位端,就可以设定抢答时间,按照个位和十位的拨动开关设 定, 在对应的数码管上可以看到相应的抢答时间。然后主持人就可以按下开关让 选手抢答,这时候抢答时间开始自减,在这个时间内,如果有选手抢答,数码管 上会显示相应的选手号,在这个时候,如果有其他的选手也按下了抢答按钮,显 示器不会显示。 如果在抢答时间内没有人抢答,显示抢答时间的数码管就会显示 00,而且有报警灯闪。当主持人要进行下一轮的抢答,可以拨动开关 SW16 作为 清零,重新开始抢答。 综上所述,实验结果符合实验任务的要求。

5

总结

本课程设计基本完成了老师的要求,能够实现全部的功能。能八路抢答,能 定时抢答,也能报警,清零。 在进行实验的时候, 遇到不少的问题。一开始不知道该使用什么芯片去做实 验,只能研究老师发的《Quartus II 中的宏模块》 ,熟悉芯片的功能,同时去图 书馆借有关书籍,看看哪些芯片能达到编码,译码,锁存等,以及重新温习了上 个学期的《数字逻辑》书本。经过资料的搜集,基本确定了用哪类芯片达到哪类 功能。然后就研究电路图,仔细对照真值表连接电路图,并画好电路图草稿。画 好电路图后,到实验室上机,一开始在电脑上画好电路图后,编译也不过,存在 几个错误,慢慢检查后,是连线的错误,有几个地方是不该接在一起的,从而造 成了一个输入端有两个输入量。在排除错误后,经过了编译,但是数码管完全没 有反应,检查后发现是因为在通过与非门进行清零的时候,接线错误导致令 74LS74 一直不工作,改过错误后,数码管能正确显示,选手也能抢答,但是抢 答时间到了,74LS192 还是在计数,不能在 00 那里停止,于是改进电路图,使 74LS192 的十位的 BON 连到一个脉冲上。上面是一些问题和解决方法,其实遇到 的问题远不止这些, 不过现在回想起来都是一些很低级的错误,有时候是因为粗 心大意造成的错误,有时候是因为没有认真看芯片的真值表而造成的。 经过了这次课程设计,我收获良多。在一开始的时候,很担心自己不能完成 实验,因为上学期的数字逻辑不是学得很好,造成信心不是很足。后来也证明了 我是可以独立完成的。在设计电路的时候,考虑的不是很全面,以及画电路图的 时候没有很细心谨慎地工作,造成了一些低级错误。所以经过课程设计,我提高 了自己的动手能力, 也增强了自己的信心。同时让我知道在工作的时候要保持细 致严密的工作态度,这样会事半功倍。

参考文献

[1] 陈永浦. 数字电路基础及快速识图[M]. 人民邮电出版社, 2006: 275-277. [2] 侯建军. 数字电路实验一体化教程[M]. 北京 清华大学出版社, 2005: 77 [3] 范文兵. 数字电子技术基础[M]. 北京 清华大学出版社, 2008:


网站首页 | 网站地图 | 学霸百科 | 新词新语
All rights reserved Powered by 大学生考试网
文档资料库内容来自网络,如有侵犯请联系客服。zhit325@qq.com