9299.net
大学生考试网 让学习变简单
当前位置:首页 >> >>

数电课程设计---抢答器

数电课程设计---抢答器

这个是我当时做数电课程设计是用的电路,完全没有错误,你借用时好好理解一下,把线路连接好久应该 没有问题的。后面还有两个参考实例。

中 南 大 学
电子技术课程设计报告
课程名称:电子技术课程设计 课题题目:六人抢答器 专业班级:智能科学与技术 1002 姓 学 名:赵 XX、李 XX 号:090910**** 090910**** 指导教师:

目录
1 功能介绍………………………………………………………….2 1.1 主要功能介绍…………………………………………….….2 1.2 扩展功能介绍…………………………………………….….2 2 总体方案设计………………………………………………….....3 3 单元模块设计………………………………………………….....4 3.1 抢答器控制端电路功能介绍……………………………….4 3.2 定时时间电路…………………………………………….…6 3.3 控制电路………………………………………..…………..7 3.4 报警电路…………………………………………………....7 4 主要芯片介绍 ……………………………………….…………8 4.1 优先编码器 74LS148………………………………..…..8 4.2 计数器 74LS192……………………………………....….10

5 六人抢答器仿真……………………………………………..…11 6 系统调试 …………………………………………..................15 7 电路原理图………………………………………....................16 8 元件清单…………………………………………....................17 9 参考文献……………………………………………………......17

课题题目:六人抢答器

1 功能介绍
1.1 主要功能介绍

1)有多路抢答,抢答台数为 6; 2)具有抢答开始后 20 秒倒计时,20 秒倒计时后无人抢答显示超时, 并报警: 3)能显示超前抢答台号并显示犯规报警: 2、系统复位后进入抢答状态,当有一路抢答按键按下,该路抢答信号 将其余各路抢答信号封锁,同时铃声想起,直至该路按键松开,显示 牌显示该路抢答台号。
1.2 扩展功能介绍

(1)抢答器具有定时抢答的功能,且一次抢答的时间为 20 秒。当节 目主持人启动“开始”键后,要求定时器立即减计时,并用显示 器显示。 (2)参加选手在未开始抢答时按下抢答键,则犯规。显示器上显示选 手的编号,并报警。 (3)参加选手在设定的时间内抢答,抢答有效,定时器停止工作,显 示器上显示选手的编号和抢答时刻的时间,并保持到主持人将系 统清零为止。 (4)如果定时抢答的时间已到,却没有选手抢答时,本次抢答无效, 封锁输入电路,禁止选手超时后抢答。

2 总体方案设计
设计要求 (1)主持人有开始键和复位键,按下开始键后才能开始抢答,否则犯 规。 (2)用数码管显示,正常抢答后显示抢到的队号,有铃声响起 ,如果 犯规则显示队号,并报警。 (3)如果 20 秒内没有抢答,则说明该题超时作废。 (4)复位键用于恢复犯规或超时状态 如图 1 所示为总体方框图。其工作原理为:接通电源后,主持人 将开关拨到"清零"状态,抢答器处于禁止状态,编号显示器灭灯,定时 器显示设定时间; 主持人将开关置;开始"状态, 宣布"开始"抢答器工作。 定时器倒计时。选手在定时时间内抢答时,抢答器完成:优先判断、 编号锁存、编号显示。当一轮抢答之后,定时器停止、禁止二次抢答、

定时器显示剩余时间。如果再次抢答必须由主持人再次操作"清除"和" 开始"状态开关。

图1

3 单元模块设计
3.1 抢答器控制端电路功能介绍 设 计 电 路 见 图 2 所 示 。 电 路 选 用 优 先 编 码 器 74LS148 ,74LS48,LED 数码管和锁存器 74LS279 来完成。 该电路主要完成两个功能:一是分辨出选手按键的先后,并锁存 优先抢答者的编号,同时译码显示电路显示编号(显示电路采用七段 数字数码显示管);二是禁止其他选手按键, 其按键操作无效。工作过程:开关从左到右,分别是 1,2,3,4,5,6,7.7 是控制清零端,当 7 断开(清零)时,如果 1 到 6 开关有闭合的,数码 管会显示闭合开关的编号;当 7 闭合时,抢答器处于工作状态,当有 选手将抢答按键按下时(如按下 1),74LS148 的输出经 74LS48 译 码器接到七段显示电路处于工作状态, 1Q2Q3Q=001,经译码显示为“2”。 此外,4Q=1,使 74LS148 优先编码工作标志端 (图中 5 号端)=1,

处于禁止状态,封锁其他按键的输入。当按键松开时, 此时由于 4Q 仍为 1, 使优先编码工作标志端为 1, 所以 74LS148 仍处于禁止状态, 确保不会出二次按键时输入信号,保证了抢答者的优先性。如有再次 抢答需由主持人将 7 开关重新置“清零”然后才可能进行。

A0 A1 A2 GS 10 11 12 EO 14 15 4R 4S 4Q 13 15 3R 3S1 3S2 3Q 9 14 5 6 2R 2S 2Q 7

10 11 12 13 1 2 3 4 0 1 2 3 4 5 6 7 EI 7 1 2 6 4 5 3 A B C D BI/RBO RBI LT QA QB QC QD QE QF QG 13 12 11 10 9 15 14 5

9 7 6

1 2 3 1R 1S1 1S2 1Q

4

10k 10k 10k 10k 10k 10k

R1 R2 R3 R4 R5 R6

1

图2
U3 U2
74LS279 74LS148

U1

74LS48

2 3 1 2 1

U5:A

74LS32

U4:A

74LS04

3.2 定时时间电路功能介绍
该部分主要由 555 定时器秒脉冲产生电路、 十进制可逆计数器 74LS192、 74LS48 译码电路和 2 个 7 段数码管即相关电路组成。 具体电路如图 3 所示。 两块 74LS192 实现减法计数,通过译码电路 74LS48 显示到数码管上,其时钟信号由时钟产生 电路提供。74192 的预置数控制端由主持人控制实现预置数,当主持人端为低电 平时,74ls192 置数;当主持人端为高电平时,电路开始倒计时。当有人抢答时,停 止计数并显示此时的倒计时时间;如果没有人抢答,且倒计时时间到时, 输出 低电平到时序控制电路,之后选手抢答无效,并报警。

GS 10 11 12 EO 14 15 4R 4S 4Q 13 15 3R 3S1 3S2 3Q 9

1 2 3 4 5 EI

3 4 5 6 7 14 6 1 2 6 4 5 3 12 11 10 9 15 14

2R 2S

2Q

A B C D BI/RBO RBI LT

QA QB QC QD QE QF QG

U3 U2
74LS279 10uF
2 5

GND

1 2

3.3 控制电路
1
3 4 TH TR 6

倒计时部分的控制电路
15 1 10 9 D0 D1 D2 D3 UP DN PL MR TCU TCD 12 13 Q0 Q1 Q2 Q3 5 4 11 14 A B C D BI/RBO RBI LT QA QB QC QD QE QF QG 3 2 6 7 7 1 2 6 4 5 3 13 12 11 10 9 15 14 15 1 10 9 D0 D1 D2 D3 UP DN PL MR TCU TCD 12 13 Q0 Q1 Q2 Q3 5 4 11 14 3 2 6 7 7 1 2 6 4 5 3 A B C D BI/RBO RBI LT QA QB QC QD QE QF QG 13 12 11 10 9 15 14 1 GND VCC 8

具体电路如图 3 所示的控制部分和报警部分。
1
3

74LS148 1
1 6 2

0.01uF

65k

6
CV 7 DC

5 74LS02

5

U11:A

74LS02 VCC
3 Q R

U11:B
8 2 4 15k

4

U4:A

74LS04 1

10 9

U5:C

74LS32

1
8

U8

74LS48

U6

图3
74LS192 0.01F 2 TR TH 6 65k 5 CV DC 7 4 R Q 3 0.01uF 1k BUZZER 15k

U9

74LS48

出信号与 555 的输出信号相或,输出的信号再与 74ls148 的 15 号管

由 555 芯片构成多谐振荡电路 ,74ls192 的 TCD 端经反相器的输

脚的输出信号或非。当 TCD 端经反相器的输出信号和 74ls148 的 15 号管脚的输出信号都为低电平时,74ls192 的输入脉冲根据 555 的输 出信号变化;当 TCD 端经反相器的输出信号和 74ls148 的 15 号管脚 的输出信号都为高电平时,74ls192 的输入脉冲被锁定在低电平,由于 74ls192 是由上升沿触发,当为低电平时,电路停止工作。 抢答部分的控制电路 抢答部分的控制电路由两个输入信号组成,一是 74ls279 的 4Q 端输出信号,二是 74ls192 的 TCD 端经反相器的输出信号。两个信号 中,只要有一个信号为高电平,电路就停止工作。当倒计时到零还没 人抢答时,74ls192 的 TCD 端输出一个电平,经反相后,为高电平, 电路停止工作。当倒计时还没到零时,有人抢答,74ls279 的 4Q 输出高电平信号,电路停止工作。 3.4 报警电路 由 555 芯片构成输出一定频率的多谐振荡电路,555 芯片的 4 号管脚作为控制端,当 4 号管脚为高电平时,蜂鸣器发出声音;当 4 号管脚为高电平时,蜂鸣器不发声。主持人端的输出信号与 74LS148 的 15 号管脚输出端信号相或非再与 74ls192 的 TCD 端经反相器的输 出信号相或。当倒计时到零还没人抢答时,74ls192 的 TCD 端输出一 个电平,经反相后,为高电平,输入 555 的 4 号管脚,蜂鸣器发声; 端

当主持人端还没开始, 有人抢答, 0 或非 0 为 1, 高电平使蜂鸣器发声。

4 主要芯片介绍
4. 1 优先编码器 74LS148 74LS148 为 8 线-3 线优先编码器,表 4.1.1 为其真值表,表 4.1.2 为其功能表,图 4.1.1 为其管脚图。
10 11 12 13 1 2 3 4 5 I0 I1 I2 I3 I4 I5 I6 I7 S Y0 Y1 Y2 7 4LS1 48 YEX 9 7 6 14 I4 I5 I6 I7 S (E) Y2 Y1 GND 1 2 3 4 5 6 7 8 16 15 14 7 4LS1 48 1 3 12 11 10 9 (b ) VCC YS YEX I3 I2 I1 I0 Y0

Ys (a )

15

74LS148 管脚图 表 4.1.2 74LS148 8 线—3 线二进制编码器真值表

74LS148 工作原理如下: 该编码器有 8 个信号输入端,3 个二进制码输出端。此外,电路还 设置了输入使能端 EI,输出使能端 EO 和优先编码工作状态标志 GS。 当 EI=0 时,编码器工作;而当 EI=1 时,则不论 8 个输入端为何 种状态,3 个输出端均为高电平,且优先标志端和输出使能端均为高电 平,编码器处于非工作状态。这种情况被称为输入低电平有效,输出 也为低电来有效的情况。当 EI 为 0,且至少有一个输入端有编码请求 信号(逻辑 0)时,优先编码工作状态标志 GS 为 0。表明编码器处于 工作状态,否则为 1。 由功能表可知, 在 8 个输入端均无低电平输入信号和只有输入 0 端 (优 先级别最低位)有低电平输入时,A2A1A0 均为 111,出现了输入条件 不同而输出代码相同的情况,这可由 GS 的状态加以区别,当 GS=1

时,表示 8 个输入端均无低电平输入,此时 A2A1A0=111 为非编码输 出;GS=0 时,A2A1A0=111 表示响应输入 0 端为低电平时的输出代 码(编码输出)。EO 只有在 EI 为 0,且所有输入端都为 1 时,输出 为 0,它可与另一片同样器 件的 EI 连接,以便组成更多输入端的优先编码器。 从功能表不难看出,输入优先级别的次为 7,6,……,0。输入有 效信号为低电平,当某一输入端有低电平输入,且比它优先级别高的 输入端无低电平输入时,输出端才输出相对应的输入端的代码。例如 5 为 0。 且优先级别比它高的输入 6 和输入 7 均为 1 时, 输出代码为 010, 这就是优先编码器的工作原理

4.2

计数器 74LS192

74LS192 具有下述功能: ①异步清零:CR=1,Q3Q2Q1Q0=0000 ②异步置数:CR=0,LD=0,Q3Q2Q1Q0=D3D2D1D0 ③保持: CR=0,LD=1,CPU=CPD=1,Q3Q2Q1Q0 保持原态 ④加计数:CR=0, LD=1,CPU=CP,CPD=1,Q3Q2Q1Q0 按加法规律计数 ⑤减计数:CR=0, LD=1,CPU=1,CPD= CP,Q3Q2Q1Q0 按减法规律计数 74LS192 是双时钟方式的十进制可逆计数器。 CPU 为加计数时钟输入端,CPD 为减计数时钟输入端。 LD 为预置输入控制端,异步预置。 CR 为复位输入端,高电平有效,异步清除。 CO 为进位输出:1001 状态后负脉冲输出

BO 为借位输出:0000 状态后负脉冲输出。

图 4.3. 74LS192 管脚引线图

5 六人抢答器仿真
按照总体电路图在仿真软件 proteus7.5 上一一选择芯片并进行连 接,然后启动开关观察。下面,我们对设计出的电路进行 proteus7.5 仿真。我们将各部分电路在 proteus7.5 上连接好后,为各个电阻和电 容选取适当值,为各个开关设置好适当的键盘打开数值(例如,为某 一开关设为 1 连接,则启动 proteus7.5m 仿真按钮后,在键盘上按 1 则此开关就由断开状态变为连接状态)然后打开 proteus7.5 的开关, 即可根据显示器上显示的数字情况来判断电路设计是否成功。

A0 A1 A2 GS 10 11 12 EO 14 15 4R 4S 4Q 13 15 3R 3S1 3S2 3Q 9 14 5 6 2R 2S 2Q 7

10 11 12 13 1 2 3 4 0 1 2 3 4 5 6 7 EI 7 1 2 6 4 5 3 A B C D BI/RBO RBI LT QA QB QC QD QE QF QG 13 12 11 10 9 15 14 5

9 7 6

1 2 3 1R 1S1 1S2 1Q

4

U3
10uF
2 5

GND

1 2

15 1 10 9 D0 D1 D2 D3 UP DN PL MR TCU TCD 12 13 Q0 Q1 Q2 Q3 5 4 11 14 A B C D BI/RBO RBI LT QA QB QC QD QE QF QG

3 2 6 7

7 1 2 6 4 5 3

此图表示:已开始抢答,但过了 13 秒后还没人抢
15 1 10 9 D0 D1 D2 D3 UP DN PL MR TCU TCD 12 13 Q0 Q1 Q2 Q3 5 4 11 14 A B C D BI/RBO RBI LT QA QB QC QD QE QF QG 3 2 6 7 7 1 2 6 4 5 3 VCC 8

答,系统正在倒计时
1
3 6

0.01uF

4

13 12 11 10 9 15 14

13 12 11 10 9 15 14

1

GND

1

74LS148
3

1

1 6 TH TR 2

65k

6
CV 7 DC 5

5 74LS02

U11:A

74LS02 VCC
3 Q R 4

U11:B
8 2 15k 1

4

9

10

U5:C

74LS32

1
U8
74LS48

8

U6 U9
74LS48

74LS192

0.01F 1k 5 4 R CV 15k BUZZER DC Q 7 3 65k

0.01uF

2

TR

TH

6

A0 A1 A2 GS 10 11 12 EO 14 15 4R 4S 4Q 13 15 3R 3S1 3S2 3Q 9 14 5 6 2R 2S 2Q 7

10 11 12 13 1 2 3 4 0 1 2 3 4 5 6 7 EI 7 1 2 6 4 5 3 A B C D BI/RBO RBI LT QA QB QC QD QE QF QG 13 12 11 10 9 15 14 5

9 7 6

1 2 3 1R 1S1 1S2 1Q

4

U3
10uF
2 5

GND

1 2

15 1 10 9 D0 D1 D2 D3 UP DN PL MR TCU TCD 12 13 Q0 Q1 Q2 Q3 A B C D BI/RBO RBI LT QA QB QC QD QE QF QG

3 2 6 7

5 4 11 14

7 1 2 6 4 5 3

15 1 10 9 D0 D1 D2 D3 UP DN PL MR TCU TCD 12 13 Q0 Q1 Q2 Q3 A B C D BI/RBO RBI LT QA QB QC QD QE QF QG

3 2 6 7

5 4 11 14

7 1 2 6 4 5 3

1

GND

VCC

8

1

3

6

0.01uF

4

13 12 11 10 9 15 14

13 12 11 10 9 15 14

1

74LS148
3

1

1 6 TH TR 2

65k

6
CV 7 DC 5

5 74LS02

U11:A

74LS02 VCC
3 Q R 4

U11:B
8 2 15k 1

4

9

10

U5:C

74LS32

1
U8
74LS48

8

U6 U9
74LS48

74LS192

0.01F 1k 15k BUZZER

0.01uF

2

5

4

R

TR

CV

DC

TH

Q

6

7

3

65k

A0 A1 A2 GS 10 11 12 EO 14 15 4R 4S 4Q 13 15 3R 3S1 3S2 3Q 9 14 5 6 2R 2S 2Q 7

10 11 12 13 1 2 3 4 0 1 2 3 4 5 6 7 EI 7 1 2 6 4 5 3 A B C D BI/RBO RBI LT QA QB QC QD QE QF QG 13 12 11 10 9 15 14 5

9 7 6

1 2 3 1R 1S1 1S2 1Q

4

U3
10uF
2 5



GND

1 2

15 1 10 9 Q0 Q1 Q2 Q3 TCU TCD 12 13 A B C D BI/RBO RBI LT QA QB QC QD QE QF QG

D0 D1 D2 D3

3 2 6 7

5 4 11 14

UP DN PL MR

7 1 2 6 4 5 3

15 1 10 9 Q0 Q1 Q2 Q3 TCU TCD 12 13 A B C D BI/RBO RBI LT QA QB QC QD QE QF QG

D0 D1 D2 D3

3 2 6 7

5 4 11 14

UP DN PL MR

7 1 2 6 4 5 3

1

GND

VCC

8

此图表示:开始抢答 15 秒后,第六组抢答到了此

1

3

6

0.01uF

4

13 12 11 10 9 15 14

13 12 11 10 9 15 14

1

74LS148
3

1

1 6 TH TR 2

65k

6
CV 7 DC 5

5 74LS02

U11:A

74LS02 VCC
3 Q R 4

U11:B
8 2 15k 1

4

9

10

U5:C

74LS32

1
U8
74LS48

8

U6 U9
74LS48

74LS192

0.01F 15k BUZZER

0.01uF

1k

2

5

4

R

TR

CV

DC

TH

Q

6

7

3

65k

此图表示:已开始抢答,但过了 20 秒后还无人抢 答, 报警, 系统自动停止, 无法再抢答, 直到主持人重新开始

6、系统调试
抢答电路连接好以后,测试时,发现电路并不稳定。最初,我 以为电路锁存数据是在 5 号管脚为高电平时,数据才被锁存的。以这 为理论依据,我认为电路不稳定是因为 5 号管脚在到达高电平时,需 要一段时间,由于在这段时间内,74ls279 的 s 端是不确定的,电路 不稳定,就是在这段不确定的时间内造成的。我想了很多办法,使当 有人抢答时,缩短 5 号管脚为高电平的时间,结果电路还是不稳定。 我又仔细的想一想电路的锁存原理,发现我最初的想法是错的,输入 信号并不是在 5 号管脚为高电平时锁存的,而是在当抢答者按下开关 弹起时,由于此时无编码输入 Y0,Y1,Y2 端为高电平,保存了输入的 编号。后来我在输入端加上电阻,电路就变稳定了。 最初,我以为当 74ls192 的减法计数到 0 时就输出低电平,所 以我用两片 74ls192 的 TCD 输出端或非后的输出信号来控制输入脉冲, 倒计时电路连接好以后,测试时,发现到 00 时,电路并不停止,仍

从 99 开始,后来我发现,低电平的输出并不是在 0 时,而是在 0 变 为 9 时, 所以只需用第二片 74ls192 的 TCD 输出端控制输入脉冲, 我 还发现,由于 74ls192 是上升沿触发,用来控制输入脉冲的信号,必 须使脉冲变为低电平。

7、电路原理图

A0 A1 A2 GS 10 11 12 EO 14 15 4R 4S 4Q 13 15 3R 3S1 3S2 3Q 9 14 5 6 2R 2S 2Q 7

10 11 12 13 1 2 3 4 0 1 2 3 4 5 6 7 EI 7 1 2 6 4 5 3 A B C D BI/RBO RBI LT QA QB QC QD QE QF QG 13 12 11 10 9 15 14 5

9 7 6

1 2 3 1R 1S1 1S2 1Q

4

U3

74LS148

5

GND

1 2

15 1 10 9 D0 D1 D2 D3 UP DN PL MR TCU TCD 12 13 Q0 Q1 Q2 Q3 5 4 11 14 A B C D BI/RBO RBI LT QA QB QC QD QE QF QG

3 2 6 7

7 1 2 6 4 5 3

15 1 10 9 D0 D1 D2 D3 UP DN PL MR TCU TCD 12 13 Q0 Q1 Q2 Q3 5 4 11 14

3 2 6 7

7 1 2 6 4 5 3

1 GND VCC

8

1

3 4 TH TR

6

13 12 11 10 9 15 14

A B C D BI/RBO RBI LT

QA QB QC QD QE QF QG

13 12 11 10 9 15 14

1
1
1 6 2

8、元件清单
10uF
2 3

0.01uF

65k

6
CV 7 DC

5 74LS02

5

U11:A

74LS02 VCC
3 Q R

U11:B
8 2 4 15k 1 9 10

4

U5:C

74LS32

1
8

U8

74LS48

U6 U9
74LS48

74LS192

0.01F 1k 2 R TR DC TH Q 6 65k 7 3 CV 5 4 15k

0.01uF BUZZER

六人抢答器元器件表
序号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 元 器 件 名 称 8-3 优先编码器 R-S 锁存器 BCD 七段显示译码器 十进制同步加/减计数器 共阴极七段数码管 555 定时器 四-2 输入或非门 四-2 输入或门 六反相器 电阻 电阻 电阻 电阻 电容 电容 扬声器 开关 型号参数 74LS148 74LS279 74LS48 74LS192 BS201A CB555 74LS02 74LS32 74LS04 10K 15K 65K 1K 0.01uF 10uF 数 量 1 1 3 2 3 2 1 1 1 6 3 2 1 3 2 2 6 备 注

9、参考文献
陈明义. 数字电子技术基础. 中南大学出版社 陈明义 宋学瑞. 电工电子实验教程 . 中南大学出版社 何希才. 常用集成电路简明速查手册. 国防工业出版社

实例一:

数字电子技术基础
课 程 设 计

重庆大学电气工程学院 目录
一.概述........................................................................................................................ 24 1.内容摘要............................................................................................................. 24 2.设计内容及要求................................................................................................... 25 3.总体方案系统框图 ............................................................................................... 25 二. 单元电路设计及其工作原理..................................................................................... 26 2.时钟电路............................................................................................................. 27 3.计时电路............................................................................................................. 28 4.提示报警电路 ...................................................................................................... 30 5.小组提示灯电路................................................................................................... 30

6.计分电路............................................................................................................. 31 三.完整电路图(见附页) ................................................................................................. 31 四.个人总结 ................................................................................................................. 32 原件清单 ..................................................................................................................... 32 参考文献 ..................................................................................................................... 32

电子技术课程设计报告
——六人数字式竞赛抢答器

一.概述
1.内容摘要 智力竞赛是一种生动活泼的教育方式, 而抢答就是智力竞赛中非常常见的一 种答题方式。抢答能引起参赛者和观众的极大兴趣,并且能在极短的时间内,使 人们迅速增加一些科学知识和生活常识。但是,在这类比赛中,对于谁先谁后抢 答,在何时抢答,如何计算答题时间等等问题,若是仅凭主持人的主观判断,就 很容易出现误判。所以,我们就需要一种具备自动锁存,置位,清零等功能智能 抢答器来解决这些问题。
在本次课程设计中,将主要设计一个供六人使用的定时抢答器。他要实现以下主要功能: (1)为 6 位参赛选手各提供一个抢答按钮,分别编号 S0、S1、S2、S3、S4、S5; (2)主持人可以控制系统的清零与抢答开始,选手成绩加分与减分。 (3)抢答器要有数据锁存与显示的功能。抢答开始后,若有任何一名选手按动抢答按钮, 则要显示其编号至系统被主持人清零, 抢答成功后扬声器发出嘀嘟声提示, 同时其他人再按 对应按钮无效; (4)抢答器要有定时功能,一次抢答时间为 30 秒。当主持人启动“开始”键后,定时器自动 计时,当计时 30 秒抢答时间到后停止,同时扬声器上发出短暂低频声响; (5)参赛选手只有在设定时间内抢答方为有效抢答。若抢答有效,则定时器停止工作,同 时答题计时器开始工作 (6)若在抢答时间内无选手进行抢答(按对应按钮) ,则系统短暂报警,并且禁止选手超时 抢答。 (7)若抢答后选手答题的时间超过 2 分钟,则系统发出嘀嘟声提示答题结束。 优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出;用控制电路和主持 人开关启动计时与报警电路, 以上两部分组成主体电路。 通过抢答队伍编号锁存电路和数据 分配电路实现对每组计分电路的控制,有主持人开关控制加减计分,以上构成拓展电路。 利用本次设计出的电路制造成的定时抢答器, 即可轻松实现在 6 人或 6 个代表队之间进行的 抢答比赛中进行控制,使得这一活动更加趣味、公平。

2.设计内容及要求
在许多比赛活动中,为了准确、公正、直观地判断出第一抢答者,通常设置一台抢答器,通 过数显、灯光及音响等多种手段指示出第一抢答者。同时还可以设置记分、犯规及奖励记录 等多种功能。 该设计就是针对上述各种要求设计出的供 6 名选手参赛使用的数字式竞赛抢答 器。 本题要求是: (1) . 设计制作一个可容纳六组参赛的数字式抢答器, 每组设计一个抢答按钮供抢答者使用。 (2) .电路具有第一抢答信号的鉴别和锁存功能。在主持人将系统复位并发出抢答指令后, 若参赛者按抢答开关, 则该组指示灯亮并用组别显示电路显示出抢答者的组别, 同时扬声器 发出“嘀-嘟”的双音音响持续 2~3 秒。此时,电路应具备自锁功能,使别组的抢答开关 不起作用。 (3) .设置记分电路。每组在开始时预置成 100 分,抢答后由主持人记分,答对一次加 10 分,否则减 10 分。 (4) . 设置定时电路。 30 秒时仍无人抢答, 则报警电路工作表示抢答时间耗尽并禁止抢答。 (5) .设置犯规电路。对提前抢答和超时抢答的组别鸣喇叭示警,并由组别电路显示出犯规 组别。

3.总体方案系统框图
抢 答 开 关 主 持 人 组别锁定 组别显示 ( 数码管 管) 组别显示(LED) 窄脉冲形成

时钟电路

犯规电路

第一信 号鉴别 清零 开始

记分电路

计时器 器 预置 加分(主持人)

提示报警电路

稳压电源

减分(主持人) 数字式智力竞赛抢答器原理框图

抢答器工作原理为:接通电源后,主持人将开关拨到”清零”状态,抢答器处于禁止状态,编 号显示器灭灯,定时器置零;主持人将开关置拨至开始”状态,宣布”开始”,抢答器工作。 抢答定时器 30 秒倒计时,扬声器给出声响提示。选手在定时时间内抢答时,抢答器完成: 优先判断、 编号锁存、 编号显示、 扬声器提示等功能。 如果再次抢答必须由主持人再次操作” 清除”和”开始”状态开关。

二. 单元电路设计及其工作原理
1.抢答电路
0 V C C 5V U4
A B C D E F G

R8 100Ω

23
CK

抢答开始提示灯 VCC 28 R34 400Ω U71B 74LS08N
& OG OF OE OD OC OB OA 14 15 9 10 11 12 13

65

32 7

1 4

29

~BI/RBO

0
~LT ~RBI D C B A

U1 74LS48N VCC 5V

6 2 1 7

3 5

VCC

4

计分组别输出

A B C

提前抢答锁存 正常抢答锁存
U3A 74LS279N U6B 74LS279N
~1S3

1Q1

1Q2

1Q1

1Q2

1Q1

1Q2

1Q1

U3B 74LS279N

1Q2

R1 10kΩ

正常抢答锁存
~1S3 ~1R1

4

7

4

7

4

7

4

7

提前抢答锁存

U6A 74LS

~1R1

~1S1 ~1S2

~1R2

~1S1 ~1S2

~1R2

~1R1

~1S1 ~1S2

~1R2

~1S3

~1R1

~1S1 ~1S2

~1R2 5

1

2 3

5

6

1

2 3

5

6

1

2 3

5

6

1

2 3

18

14

15

清除 /开始信号
17

25
14 15 6 7 9

A2 A1 A0

GS EO

U2 74LS148N

EI

J1 Key = 0 27 13 12

4 3 2 1 13 12 11 10

5

D7 D6 D5 D4 D3 D2 D1 D0

8

11

10

9

提前抢答清零
J8 R2 10kΩ Key = R 0

19

R7 10kΩ

R6 10kΩ

R5 10kΩ

R4 10kΩ

R3 10kΩ

U7A 74LS08N

30
&

&

31

32

33

35

U5A 74LS00N J7 Key = 6 J6 Key = 5 J5 Key = 4 J4 Key = 3

34

正常抢答信号
21 26 U7B 74LS08N
&

J3 Key = 2

J2 Key = 1

0

VCC 16 VCC 5V

提前抢答信号

该电路完成两个主要功能: 一是在主持人按下开始开关后, 分辨出选手按键的先后, 并有正常抢答锁存电路锁存优先抢 答者的编号,同时译码显示电路显示该编号并禁止其他选手抢答,使其按键操作无效; 二是在主持人未按下开关时, 若有人提前抢答则由提前抢答电路锁存提前抢答这的编号, 同 时译码显示器显示该编号,并输出提前抢答信号驱动报警电路报警。 工作过程:开关 S 置于”清零”端时,输出清零信号(低电平,是电路中所有计数器的清零信 号), 正常抢答锁存 RS 触发器的 R 端均为 0, 其 4 个触发器输出置 0, 使 74LS148 的ST = 0, 使

6

~1S3

之处于工作状态,此时提前抢答锁存 RS 触发器 R 端均为 1,若此时有人按下抢答按钮,其 组别编号将被提前锁存电路锁存同时由数码管显示,并输出提前抢答信号(高电平)。当开关 S 置于”开始”时(提前抢答锁存 RS 触发器的 R 端均为 0,被清零), 输出抢答开始信号(高电平), 提示抢答开始的发光二级管发光, 抢答器处于等待工作状态, 当有选手将抢答按钮按下时 (如 按下 S5) ,74LS148 的输出 Y2 Y1Y0 ? 010经 RS 锁存后输出 101 给 74LS48,经译码数码管显 示为”5”。此外,YEX = 0,经过锁存后输入 1 至 74LS148 的ST,使 74LS148 处于禁止状态, 封锁其他按键的输入。当按键松开即按下时,74LS148 的YEX = 1 ,此时由于ST输入的仍为锁 存后的信号为,所以 74LS148 仍处于禁止状态,确保不会出二次按键时输入信号,保证了抢 答者的优先性。如有再次抢答需由主持人将 S 开关重新置于“清除”端,然后再进行下一轮 抢答。

2.时钟电路
VCC 5V VCC R28 47kΩ
4 7 RST DIS THR TRI CON GND

8 VCC OUT

U52
3

249 R27 51kΩ 248

6 2 5

247

1

LMC555CM

C1 10uF

C2 10nF

0

时钟电路为 555 构成的周期为 1s 的多谐振荡器,为整个计时电路提供时钟 信号

3.计时电路
(1)抢答计时及扬声器计时电路 1
提前抢答信号

正常抢答信号

VCC 5V VCC U64A
>=1

U89A
>=1

74LS02D 411 U90B
&

抢答计时时
284

74LS02D U66B
&

413

74LS00N 414 412
1 9

74LS00N U57 U55A
& 1 9 ~CLR ~LOAD RCO 15 1 9 10 250 7 2 QA QB QC QD 14 13 12 11 3 4 5 6

U54
~CLR ~LOAD RCO 15

清 除 /开 始 信 号
10 ENT 7 ENP 2 CLK A B C D

U56
~CLR ~LOAD ENT ENP CLK A B C D QA QB QC QD 14 13 12 11 RCO 15

10 ENT 7 ENP 2 3 无人抢答信号 4 CLK A B C D

277

QA QB QC QD

14 13 12 11

U63A
&

74LS08N 267

253 U53B & 254 74LS00N

0

3 4 5 6

251 252

U53A
&

U53C 255
&

05
6

74LS00D

74LS00N

74LS00N

74LS160N

扬声器计时 1

74LS160N

74LS160N

抢答计时电路为两片 74LS160 组成的同步计数器, 输入脉冲为时钟信号, 有开始信号 A 启动, 当计数满 30(即 30 秒)或者有正常抢答信号 B 时停止。计数满 30 时 U56 的 QA=QB=1, ENT= QA ·QB = 0 (QA · QB=1 为 无 人 抢 答 信 号 ) , 计 数 器 停 止 计 数 。 有 正 常 抢 答 型 号 ENP=AB = 0,停止计数。 当有正常抢答信号,或前抢答信号,或无人抢答信号输入时扬声器计时电路开始工作,计数 满 3 时(即 3 秒)停止,停止原理同抢答计时器计数满 30 时停止类似,在计数期间输出扬声 器控制信号(高电平),计数结束后控制信号为低电平,以此来控制扬声器的发声时间。

(2)答题计时器及扬声器计时电路 2
CK

VCC 5V VCC 5V
3 4 5 6 7 10 9 1 2 A B C D ENP ENT ~LOAD ~CLR CLK

U78
A B C D E F G

384 U74
QA QB QC QD RCO 14 13 12 11 15

U75 291 292 293
7 1 2 6 3 5 4 A B C D ~LT ~RBI ~BI/RBO OA OB OC OD OE OF OG 13 12 11 10 9 15 14

0

360 R107 361 R108 R109 364 100Ω R110 365 100Ω R111 368 100Ω R112 369 100Ω R113 372 100Ω 100Ω 100Ω

359 362 363 366 367 370 371

74LS48N
CK

74LS160N

答题计时器
A B C D E F G

U79

373 U81A 74LS00D VCC
3 4 5 6 7 10 9 1 2 A B C D ENP ENT

U72
QA QB QC QD RCO 14 13 12 11 15

290 294 295 296

U76
7 1 2 6 3 5 4 A B C D ~LT ~RBI ~BI/RBO OA OB OC OD OE OF OG 13 12 11 10 9 15 14

~LOAD ~CLR CLK

335 R114 338 R115 R116 339 100Ω R117 342 100Ω R118 343 100Ω R119 346 100Ω R120 347 100Ω 100Ω 100Ω

336 337 340 341 344 345 348

74LS48N
CK

74LS160N U80
A B C D E F G

U73 0
3 4 5 6 7 10 9 1 2 A B C D ENP ENT ~LOAD ~CLR CLK QA QB QC QD RCO 14 13 12 11 15

289 297 298 309 310
7 1 2 6 5 VCC 4 3 A B C D

U77
OA OB OC OD OE OF OG 13 12 11 10 9 15 14

~LT ~RBI ~BI/RBO

311 R121 314 R122 R123 315100Ω R124 318100Ω R125 319100Ω R126 322100Ω R127 323100Ω 100Ω 100Ω

312 313 316 317 320 321 334

74LS48N

74LS160N 389 VCC U84A 5V 74LS00D VCC 5
1 9 10 7 2 3 4 5 6

U82
~CLR ~LOAD ENT ENP CLK A B C D QA QB QC QD 14 13 12 11 RCO 15

扬声器计时 2
387 388 U83B
&

答题时间到信号

0

74LS00N

74LS160N

答题计时器由 3 片 74LS160 计数器组成,有正常答题信号启动,计满 120(即 120 秒)停 止, 并且输出答题时间到信号(高电平)停止原理同抢答计时器。 由于连接了数码管与译码器, 答题者回答所用去的时间可以实时显示。 、 扬声器计时电路 2 有答题时间到信号启动,其工作原理同扬声器计时电路 1

4.提示报警电路
VCC 5V VCC R28 47kΩ
4 7 RST DIS THR TRI CON GND

VCC 5V VCC R30 1kΩ 287
4 7 RST DIS THR TRI CON GND

272

低频振荡器
8 VCC OUT 3

8 VCC OUT

U52
3

正常抢答信号 U53D
&

U55B 257
&

无人抢答信号 U62B 271
>=1

U68B 286
&

U58

249 R27 51kΩ 248

6 2 5

74LS00N

74LS08N

74LS02D

74LS00N 261 R29 1kΩ

6 2 5

VCC 5V 266
1

247

1

LMC555CM

260

259

LMC555CM U62A

VCC

C1 10uF

C2 10nF

0

C3 10uF 提前抢答信号 U65B U55C >=1 274 &

C4 10nF

0

>=1

288

74LS02D VCC

74LS00N

扬声器计时 信号 1
U69B U61A
&

409

Q1 U87A
>=1

&

U88B 397
&

74LS08N

410 2N2222 265 U60

74LS02D

74LS00N

U67B 285
&

392 VCC R32 24Ω 264 R31 24Ω 263
8 VCC 4 7 6 2 5 RST DIS THR TRI CON GND OUT 3

5V

393 391 398

时钟电路

74LS08N

74LS02D

74LS00N

U59

U85A
&

262

1

LMC555CM

C5 10uF

C6 10nF

0

答题超时信 号 扬声器计时 信号 2 高频振荡器

0

BUZZER 200 Hz

74LS08N 395 U86A
&

74LS08N

396

394

报警电路由正常信号,或提前抢答信号,或无人抢答信号,或答题超时信号启动。当输 入为正常抢答信号或答题超时信号时, 在一个时钟脉冲周期内, 时钟信号为低电平时低频振 荡器工作高频振荡器不工作, 时钟信号为高电平时则相反, 因此扬声器发出嘀嘟的提示声音。 当输入为无人抢答信号时,只有低频振荡器工作,扬声器发出低频报警音。当输入为提前抢 答信号时,只有高频振荡器工作,扬声器发出高频报警音。 由于扬声器计时电路的控制,扬声器的提示及报警时间均只有 3 秒。

5.小组提示灯电路
VCC 第二组 47 R33 400Ω 41 U70 42 第三组 VCC 5V

计分组别输入 正常抢答信号
0

1 2 3 6 4 5

A B C G1 ~G2A ~G2B

Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

15 14 13 12 11 10 9 7

43

第四组

44 45 46

第五组

74LS138N

第六组

第六组1

小组提示灯电路由 74LS138 数据分配器组成与发光二极管组成,当有人正常抢答时,组 别编码信号与正常抢答高电平信号输入 74LS138 数据分配器,74LS138 根据组别编码将正常 抢答的高电平信号取非后输出到正确的支路上,使相应组别前的抢答提示二极管发光。

6.计分电路
VCC 5V VCC 5V
CK CK

第一组
VCC 5V U11 VCC
15 1 10 9 11 14 5 4 A B C D ~LOAD CLR UP DOWN QA QB QC QD ~BO ~CO 3 2 6 7 13 12
A B C D E F G

VCC U15 5V U19 VCC
15 1 10 9 11 14 5 4 A B C D ~LOAD CLR UP DOWN QA QB QC QD ~BO ~CO 3 2 6 7 13 12

第二组
A B C D E F G

U23

U21 305 306 307 308
7 1 2 6 3 5 4 A B C D ~LT ~RBI ~BI/RBO OA OB OC OD OE OF OG 13 12 11 10 9 15 14

U13 280 281 282 283
7 1 2 6 3 5 4 A B C D ~LT ~RBI ~BI/RBO OA OB OC OD OE OF OG 13 12 11 10 9 15 14

49 54 56 57 58 59 60

R17 R35 R36 100Ω R37 100Ω R38 100Ω R39 100Ω R40 100Ω 100Ω 100Ω

53 55 61 62 63 64 65

R10 80 R47 81 R48 82 100Ω R49 83 100Ω R50 84 100Ω R51 85 100Ω R52 86 100Ω 100Ω 100Ω

87 110 111 112 113 114 115

74LS48N

74LS192N

74LS48N
CK

74LS192N

CK

U24 0 U16 303 304 R21 100Ω U20
15 1 10 9 11 14 5 4 A B C D ~LOAD CLR UP DOWN QA QB QC QD ~BO ~CO 3 2 6 7 13 12
A B C D E F G

0 U22 324 325 326 327
7 1 2 6 5 VCC 4 3 A B C D ~LT ~RBI ~BI/RBO OA OB OC OD OE OF OG 13 12 11 10 9 15 14

278 279

A B C D E F G

U12
15 1 10 9 11 14 5 4 A B C D ~LOAD CLR UP DOWN QA QB QC QD ~BO ~CO 3 2 6 7 13 12

U14 299 300 301 302
7 1 2 6 5 VCC 4 3 A B C D ~LT ~RBI ~BI/RBO OA OB OC OD OE OF OG 13 12 11 10 9 15 14

66 67 68 69 70 71 72

R9 R41 R42 100Ω R43 100Ω R44 100Ω R45 100Ω R46 100Ω 100Ω 100Ω

73 74 75 76 77 78 79

R11 116 R53 117 R54 118100Ω R55 119100Ω R56 120100Ω R57 121100Ω R58 122100Ω 100Ω 100Ω

123 124 125 126 127 128 129

446

R22 100Ω

444 74LS192N

74LS48N VCC

74LS48N VCC 5V
CK

74LS192N 0 预 置 100 440 Key = Space VCC 5V U10
1 2 3 6 4 5 A B C G1 ~G2A ~G2B Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 15 14 13 12 11 10 9 7
A B C D E F G

0
CK

5V

U47 U51
A B C D E F G

VCC

VCC

434 428 431

429

435 VCC

VCC 5V
CK

CK

74LS138N 加分1 441 Key = A 扣分1 442 Key = S VCC 0
1 2 3 6 4 5 A B C G1 ~G2A ~G2B

5V

VCC

VCC 5V U45
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 15 14 13 12 11 10 9 7

第三组
U17 VCC
15 1 10 9 11 14 A B C D ~LOAD CLR UP DOWN QA QB QC QD ~BO ~CO 3 2 6 7 13 12

U27
A B C D E F G

第四组
5V U29 VCC
15 1 10 9 11 14 5 4 A B C D ~LOAD CLR UP DOWN QA QB QC QD ~BO ~CO 3 2 6 7 13 12

U33
A B C D E F G

U31 355 356 357 358
7 1 2 6 3 5 4 A B C D ~LT ~RBI ~BI/RBO OA OB OC OD OE OF OG 13 12 11 10 9 15 14

U25 330 331 332 333
7 1 2 6 3 5 4 A B C D ~LT ~RBI ~BI/RBO OA OB OC OD OE OF OG 13 12 11 10 9 15 14

74LS138N

430

5 4

130 R12 R59 131 R60 132100Ω R61 133100Ω R62 134 R63 135100Ω 100Ω R64 136100Ω 100Ω 100Ω

137 138 139 140 141 142 143

R14 158 R71 159 R72 160100Ω R73 161100Ω R74 162100Ω R75 163100Ω R76 164100Ω 100Ω 100Ω

165 166 167 168 169 170 171

74LS48N

74LS192N

74LS48N
CK

74LS192N 0 U28 328 329
A B C D E F G

CK

U34 353 354
A B C D E F G

0

0 436

0 U18
15 1 10 9 11 14 5 4 A B C D ~LOAD CLR UP DOWN QA QB QC QD ~BO ~CO 3 2 6 7 13 12

U30
15 1 10 9 11 14 5 4 A B C D ~LOAD CLR UP DOWN QA QB QC QD ~BO ~CO 3 2 6 7 13 12

U32 374 375 376 377
7 1 2 6 5 VCC 4 3 A B C D ~LT ~RBI ~BI/RBO OA OB OC OD OE OF OG 13 12 11 10 9 15 14

U26 349 350 351 352
7 1 2 6 5 VCC 4 3 A B C D ~LT ~RBI ~BI/RBO OA OB OC OD OE OF OG 13 12 11 10 9 15 14

144 R13 R65 145 R66 146100Ω R67 147100Ω R68 148 R69 149100Ω 100Ω R70 150100Ω 100Ω 100Ω 437

151 152 153 154 155 156 157

R15 172 R77 173 R78 174100Ω R79 175100Ω R80 176100Ω R81 177100Ω R82 178100Ω 100Ω 100Ω

179 180 181 182 183 184 185

R26 100Ω

457

448

R23 100Ω 74LS192N

74LS48N

74LS48N

74LS192N

VCC
CK

5V U48

A B C D E F G CK

VCC U46 432
A B C D E F G

VCC 5V

433

VCC

438

VCC 5V VCC 5V
CK

CK

第六组
VCC U39 5V U41 VCC
15 1 10 9 11 14 5 4 A B C D ~LOAD CLR UP DOWN QA QB QC QD ~BO ~CO 3 2 6 7 13 12
A B C D E F G

U8

第五组
VCC 5V U35 VCC
15 1 10 9 11 14 5 4 A B C D ~LOAD CLR UP DOWN QA QB QC QD ~BO ~CO 3 2 6 7 13 12
A B C D E F G

U43 405 406 407 408
7 1 2 6 3 5 4 A B C D ~LT ~RBI ~BI/RBO OA OB OC OD OE OF OG 13 12 11 10 9 15 14

U37 380 381 382 383
7 1 2 6 3 5 4 A B C D ~LT ~RBI ~BI/RBO OA OB OC OD OE OF OG 13 12 11 10 9 15 14

R16 186 R83 187 R84 188100Ω R85 189100Ω R86 190100Ω R87 191100Ω R88 199100Ω 100Ω 100Ω

192 193 194 195 196 197 198

214 R19 R95 215 R96 216100Ω R97 217100Ω R98 218100Ω R99 219100Ω R100 220100Ω 100Ω 100Ω

221 222 223 224 225 226 227

74LS48N 74LS192N

74LS48N
CK

74LS192N 0 U40 378 379
A B C D E F G

CK

U9 403 404
A B C D E F G

0

0 U44 235 236 237 238 239 240 241

0 U36
15 1 10 9 11 14 5 4 A B C D ~LOAD CLR UP DOWN QA QB QC QD ~BO ~CO 3 2 6 7 13 12

U42
15 1 10 9 11 14 5 4 A B C D ~LOAD CLR UP DOWN QA QB QC QD ~BO ~CO 3 2 6 7 13 12

U38 399 400 401 402
7 1 2 6 5 VCC 4 3 A B C D ~LT ~RBI ~BI/RBO OA OB OC OD OE OF OG 13 12 11 10 9 15 14

R18 200 R89 201 R90 202100Ω R91 203100Ω R92 204100Ω R93 205100Ω R94 206100Ω 100Ω 100Ω 439

207 208 209 210 211 212 213

424 425 426 427

7 1 2 6 5 VCC 4 3

A B C D ~LT ~RBI ~BI/RBO

OA OB OC OD OE OF OG

13 12 11 10 9 15 14

228 R20 R101 229 R102 230100Ω R103 231100Ω R104 232100Ω R105 233100Ω R106 234100Ω 100Ω 100Ω

450

R24 100Ω

74LS48N

452

R25 100Ω

74LS192N VCC
CK

74LS48N

74LS192N

5V U49

CK

VCC 5V U50
A B C D E F G

A B C D E F G

VCC

VCC

计分电路能实现对当前抢答小组加分、减分、预置 100 分功能。 六个计分小组的十位、百位(个位始终显示零)分别用计数器 74Ls192、显 示译码器 74ls48、七段数码管构成。预置数都为 100,计数器用异步连接。主持 人的置数开关同时控制六个计数器 74ls192 的置数端。 加分开关通过数据分配器 74ls138 选择控制某一个组,其地址变量为当前抢答小组的组号输入(来自抢答 信号),74138 输出端 Q1-Q6 分别连接十位的计数器的加法计数端 up。每按动 一次加法开关产生一个上升沿,计数器十位加 1。同理,扣分开关的数据分配器 Q1-Q6 连接至 74ls192 的 down 端,实现减法计数显示。

三.完整电路图(见附页)

四.个人总结
本次电子实验设计是对《数字电子技术》课程的实践。通过这次电子设计,加深了对课 程概念的理解,锻炼了自己的动手能力。我在本组主要负责计分电路和提示亮灯电路。 在做电子设计的最开始阶段, 本小组完全处于迷茫的状态。 本实验需要实现的功能较多, 需要用到的电路知识也比较全面。 但是通过在网上搜索近似功能电路、 查看老师给的部分电 路参考以及尽心设计, 基本完成了实验要求的基本内容, 并尽可能做到用尽量少的元件完成 更完美功能。 在设计电路过程中, 遇到了大量概念理解不熟悉的情况, 特别是 555 计时器的相关知识。 通过翻看课本、 网络查询等方式加深对很多知识的理解。 虽然遇到了很多复杂难以解决的问 题,但是通过努力解决后会获得极大的成就感,有次也产生了对本门课程更多得兴趣。通过 设计也认识了 74ls192 等课程学习中没有认识到的功能元件,认识到了自己用一些简单的元 件的组合原来是可以完成很多功能的。 同时,通过这次实践认识到了自己的不足。有些相当然的设计看似正确,但是仿真却无 法通过。 真正的电子设计是需要掌握每一个细节的, 而并非像考试那样做对一部分就能得一 部分的分。所以,学习需要尽心,不能得过且过。 最后,由于我们的知识水平有限,虽尽心设计,但依然会有一些不如意的地方,希望老 师见谅并斧正。

原件清单
共阴极数码管×22 74LS48N×22 74LS279N×2 74LS148N×1 74LS138N×3 74LS192N×12 74LS160N × 7 74LS08N×3 74LS02N×2 74LS00N×4 100Ω 电阻×112 400Ω 电阻×2 1kΩ 电阻×2 24k Ω 电 阻×2 10kΩ 电阻×7 47kΩ 电阻×1 51kΩ 电阻×1 10uf 电容×3 10nf 电容×3 按钮×10 单刀双置开关×1 红色发光二极管×6 蓝色发 光二极管×1 PNP 三极管×1 蜂鸣器×1

参考文献
《数字电子技术基础》 ,唐治德,科学出版社 《数字电子技术基础》 ,宋卫海,杨现德,北京大学出版社 《数字电子技术实验》 ,夏鸣风,重庆大学电气工程学院

R8 100Ω VCC 5V

100
CK

U4
A B C D E F G

VCC 5V VCC 5V
CK

CK

第一组
0 102 101 106 105 104 103 107 VCC
14 15 9 10 11 12 13

VCC U15
A B C D E F G

第二组
A B C D E F G

U23

5V U19 VCC
15 1 10 9 11 14 5 4 A B C D ~LOAD CLR UP DOWN QA QB QC QD ~BO ~CO 3 2 6 7 13 12

VCC 5V U11 VCC
15 1 10 9 11 14 5 4 A B C D ~LOAD CLR UP DOWN QA QB QC QD ~BO ~CO 3 2 6 7 13 12

U21 305 306 307 308
7 1 2 6 3 5 4 A B C D ~LT ~RBI ~BI/RBO OA OB OC OD OE OF OG 13 12 11 10 9 15 14

U13 280 281 282 283
7 1 2 6 3 5 4 A B C D ~LT ~RBI ~BI/RBO OA OB OC OD OE OF OG 13 12 11 10 9 15 14

R17 49 R35 54 R36 56 100Ω R37 57 100Ω R38 58 100Ω R39 59 100Ω R40 60 100Ω 100Ω 100Ω

53 55 61 62 63 64 65

R10 80 R47 81 R48 82 100Ω R49 83 100Ω R50 84 100Ω R51 85 100Ω R52 86 100Ω 100Ω 100Ω

87 110 111 112 113 114 115

74LS48N

74LS192N

OG OF OE OD OC OB OA

74LS48N
CK

~BI/RBO

0
~LT ~RBI D C B A

U1 74LS48N VCC 5V

74LS192N

CK

6 2 1 7

3 5

4

U24 0 U16 303 304 R21 100Ω U20
15 1 10 9 11 14 5 4 A B C D ~LOAD CLR UP DOWN QA QB QC QD ~BO ~CO 3 2 6 7 13 12
A B C D E F G

计分组别输出

VCC 278 279
A B C D E F G

0 U22 324 325 326 327
7 1 2 6 A B C D OA OB OC OD OE OF OG 13 12 11 10 9 15 14

抢答开始提示灯
1Q1 1Q2 1Q1 1Q2 1Q1 1Q2 1Q1 1Q2

U12 R1 10kΩ
15 1 10 9 11 14 5 4 A B C D ~LOAD CLR UP DOWN QA QB QC QD ~BO ~CO 3 2 6 7 13 12

U14 299 300 301 302
7 1 2 6 A B C D OA OB OC OD OE OF OG 13 12 11 10 9 15 14

14 R34 400Ω U71B 48
&

U3B 74LS279N

U3A 74LS279N

U6B 74LS279N

U6A 74LS279N

~1R1

~1S1 ~1S2

~1R2

~1S3

~1R1

~1S1 ~1S2

~1R2

~1S3

~1R1

~1S1 ~1S2

~1R2

~1S3

~1R1

~1S1 ~1S2

~1R2

正常抢答锁存
269 268

~1S3

3 ~LT 5 ~RBI VCC 4 ~BI/RBO

R9 66 R41 67 R42 68 100Ω R43 69 100Ω R44 70 100Ω R45 71 100Ω R46 72 100Ω 100Ω 100Ω

4

7

4

7

4

7

4

7

73 74 75 76 77 78 79

3 ~LT 5 ~RBI VCC 4 ~BI/RBO

R11 116 R53 117 R54 118100Ω R55 119100Ω R56 120100Ω R57 121100Ω R58 122100Ω 100Ω 100Ω

123 124 125 126 127 128 129

446

R22 100Ω

444 74LS192N

74LS48N VCC

74LS08N

34

3

提前抢答锁存
0 预 置 100 440

74LS48N VCC 5V
CK

1

2 3

5

6

1

2 3

5

6

1

2 3

5

6

1

2 3

5

6

74LS192N

0
CK

5V

U47 U51
A B C D E F G A B C D E F G

A2 A1 A0

GS EO

14 15

6 7 9

U2 74LS148N

Key = Space VCC 5V U10 434 428 431 435 VCC 441 Key = A VCC 扣分1 U45 442 J3 Key = 2 J2 Key = 1 Key = S VCC 0
1 2 3 6 4 5 A B C G1 ~G2A ~G2B Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 15 14 13 12 11 10 9 7

VCC

J1 Key = 0 97 276 98

99 95

4 3 2 1 13 12 11 10

清除/开始信号

EI

D7 D6 D5 D4 D3 D2 D1 D0

VCC

5

94

提前抢答清零
J8 109 Key = R 0

计分组别输入

51 52

501
2 3 6 4 5

A B C G1 ~G2A ~G2B

R7 10kΩ

R6 10kΩ

R5 10kΩ

R4 10kΩ 96

R3 10kΩ

R2 10kΩ

Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

15 14 13 12 11 10 9 7

429

VCC 5V
CK

CK

74LS138N 加分1 5V

VCC

U7A 74LS08N

108
&

88 U5A 74LS00N J7 Key = 6

&

89

90

91

93

VCC 5V U17 VCC
15 1 10 9 11 14 A B C D ~LOAD CLR UP DOWN QA QB QC QD ~BO ~CO 3 2 6 7 13 12

第三组
U25 330 331 332 333
7 1 2 6 3 5 4 A B C D ~LT ~RBI ~BI/RBO OA OB OC OD OE OF OG 13 12 11 10 9 15 14

U27
A B C D E F G

第四组
5V U29 VCC
15 1 10 9 11 14 5 4 A B C D ~LOAD CLR UP DOWN QA QB QC QD ~BO ~CO 3 2 6 7 13 12

U33
A B C D E F G

U31 355 356 357 358
7 1 2 6 3 5 4 A B C D ~LT ~RBI ~BI/RBO OA OB OC OD OE OF OG 13 12 11 10 9 15 14

正常抢答信号
U7B 74LS08N
&

J6 Key = 5

J5 Key = 4

J4 Key = 3

92

74LS138N 0

430

5 4

130 R12 R59 131 R60 132100Ω R61 133100Ω R62 134100Ω R63 135100Ω R64 136100Ω 100Ω 100Ω

137 138 139 140 141 142 143

R14 158 R71 159 R72 160100Ω R73 161100Ω R74 162100Ω R75 163100Ω R76 164100Ω 100Ω 100Ω

165 166 167 168 169 170 171

74LS48N

74LS192N

74LS48N
CK

74LS192N 0 U28 328 329 5V U18
15 1 10 9 11 14 A B C D ~LOAD CLR UP DOWN QA QB QC QD ~BO ~CO 3 2 6 7 13 12
A B C D E F G

CK

U34 353 354
A B C D E F G

VCC 5V 0 436 VCC 第二组 47 R33 400Ω 41 U70
1 2 3 A B C G1 ~G2A ~G2B Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 15 14 13 12 11 10 9 7

0

提前抢答信号
273

0 U26 349 350 351 352
7 1 2 6 5 VCC 4 3 A B C D ~LT ~RBI ~BI/RBO OA OB OC OD OE OF OG 13 12 11 10 9 15 14

U30
15 1 10 9 11 14 5 4 A B C D ~LOAD CLR UP DOWN QA QB QC QD ~BO ~CO 3 2 6 7 13 12

U32 374 375 376 377
7 1 2 6 A B C D OA OB OC OD OE OF OG 13 12 11 10 9 15 14

VCC

42

第三组

43

第四组

5 4

R13 144 R65 145 R66 146100Ω R67 147100Ω R68 148100Ω R69 149100Ω R70 150100Ω 100Ω 100Ω 437

151 152 153 154 155 156 157

3 ~LT 5 ~RBI VCC 4 ~BI/RBO

R15 172 R77 173 R78 174100Ω R79 175100Ω R80 176100Ω R81 177100Ω R82 178100Ω 100Ω 100Ω

179 180 181 182 183 184 185

R26 100Ω

457

448

R23 100Ω 74LS192N

74LS48N

4

6 4 5

74LS48N

44 45 46

第五组

74LS192N

VCC
CK

5V U48

0 275

74LS138N

第六组
CK

A B C D E F G

VCC 第六组1 432
A B C D E F G

U46 VCC 5V

433 提前抢答信号

VCC

438

正常抢答信号 VCC VCC 5V VCC U64A
>=1
CK CK

U89A
>=1

5V VCC U78
CK

VCC 5V 413 VCC 5V
3 4 5 6 7 10 9 1 RCO 15 2 A B C D ENP ENT ~LOAD ~CLR CLK

74LS02D 411 U90B
&

5V 0

第六组
VCC U39 5V U41 VCC
15 1 10 9 11 14 5 4 A B C D ~LOAD CLR UP DOWN QA QB QC QD ~BO ~CO 3 2 6 7 13 12
A B C D E F G

U8

384 U74
QA QB QC QD RCO 14 13 12 11 15

A B C D E F G

第五组
VCC 5V U35 VCC
15 1 10 9 11 14 A B C D ~LOAD CLR UP DOWN QA QB QC QD ~BO ~CO 3 2 6 7 13 12
A B C D E F G

74LS02D U66B 284
&

U75 291 292 293
7 1 2 6 3 5 4 A B C D ~LT ~RBI ~BI/RBO OA OB OC OD OE OF OG 13 12 11 10 9 15 14

U43 405 406 407 408
7 1 2 6 3 5 4 A B C D ~LT ~RBI ~BI/RBO OA OB OC OD OE OF OG 13 12 11 10 9 15 14

74LS00N 414 412
1 9 10 7 2

74LS00N U57 U55A
& 1 9 ~CLR ~LOAD ENT ENP CLK A B C D QA QB QC QD 14 13 12 11 RCO 15 1 9 10 250 7 2 3 4 5 6

U54
~CLR ~LOAD ENT ENP CLK A B C D QA QB QC QD 14 13 12 11

R107 360 R108 361 R109 364 100Ω R110 365 100Ω R111 368 100Ω R112 369 100Ω R113 372 100Ω 100Ω 100Ω

359 362 363 366 367 370 371

U37 380 381 382 383
7 1 2 6 3 5 4 A B C D ~LT ~RBI ~BI/RBO OA OB OC OD OE OF OG 13 12 11 10 9 15 14

清 除 /开 始 信 号
10 7 2

U56
~CLR ~LOAD ENT ENP CLK A B C D QA QB QC QD 14 13 12 11 RCO 15

74LS48N
CK

5 4

186 R16 R83 187 R84 188100Ω R85 189100Ω R86 190100Ω R87 191100Ω R88 199100Ω 100Ω 100Ω

192 193 194 195 196 197 198

R19 214 R95 215 R96 216100Ω R97 217100Ω R98 218100Ω R99 219100Ω R100 220100Ω 100Ω 100Ω

221 222 223 224 225 226 227

74LS48N

74LS192N

74LS160N 253 U53B & 254 74LS00N
A B C D E F G

74LS48N
CK

277

3 无人抢答信号 4

U79 373 U81A 74LS00D VCC
3 4 5 6 7 10 9 1 2 A B C D ENP ENT ~LOAD ~CLR CLK

74LS192N 0 U40 378 379
A B C D E F G

U63A
&

74LS08N 267

0

3 4 5 6

251 252

U53A
&

U53C 255
&

05
6

U72
QA QB QC QD RCO 14 13 12 11 15

74LS00D

74LS00N

74LS00N

74LS160N

290 294 295 296

U76
7 1 2 6 3 5 4 A B C D ~LT ~RBI ~BI/RBO OA OB OC OD OE OF OG 13 12 11 10 9 15 14

CK

U9 403 404
A B C D E F G

74LS160N

74LS160N

R114 335 R115 338 R116 339 100Ω R117 342 100Ω R118 343 100Ω R119 346 100Ω R120 347 100Ω 100Ω 100Ω

336 337 340 341 344 345 348

0

0 U44 235 236 237 238 239 240 241

0 U36
CK

U42
15 1 10 9 11 14 5 4 A B C D ~LOAD CLR UP DOWN QA QB QC QD ~BO ~CO 3 2 6 7 13 12

74LS48N
15 1 10 9 11 14 5 4 OA OB OC OD OE OF OG 13 12 11 10 9 15 14 A B C D

U38
QA QB QC QD 3 2 6 7 13 12

74LS160N U80 VCC 5V VCC R28 47kΩ
4 7 RST DIS THR TRI CON GND

399 400 401 402

7 1 2 6 5 VCC 4 3

A B C D ~LT ~RBI ~BI/RBO

VCC 5V VCC 正常抢答信号
8 VCC OUT 3

A B C D E F G

~LOAD CLR UP DOWN

~BO ~CO

OA OB OC OD OE OF OG

13 12 11 10 9 15 14

272 0
3 4 5 6 7 10 8 VCC 4 7 RST DIS THR TRI CON GND OUT 3 A B C D ENP ENT

U73
QA QB QC QD RCO 14 13 12 11 15

289 297 298 309 310
7 1 2 6 5 VCC 4 3 A B C D

R18 200 R89 201 R90 202100Ω R91 203100Ω R92 204100Ω R93 205100Ω R94 206100Ω 100Ω 100Ω 439

207 208 209 210 211 212 213

424 425 426 427

7 1 2 6

A B C D

3 ~LT 5 ~RBI VCC 4 ~BI/RBO

OA OB OC OD OE OF OG

13 12 11 10 9 15 14

R20 228 R101 229 R102 230100Ω R103 231100Ω R104 232100Ω R105 233100Ω R106 234100Ω 100Ω 100Ω

450

R24 100Ω

74LS48N

U77 311 R121 314 R122 R123 315100Ω R124 318100Ω R125 319100Ω R126 322100Ω R127 323100Ω 100Ω 100Ω 312 313 316 317 320 321 334

452

R25 100Ω

74LS192N VCC
CK

74LS48N

74LS192N

5V U49

U52 U53D
&

U55B 257
&

U62B 271
>=1

U68B 286
&

R30 1kΩ 287

U58

9 1 2

~LOAD ~CLR CLK

~LT ~RBI ~BI/RBO

CK

VCC 5V U50
A B C D E F G

249 R27 51kΩ 248

6 2 5

74LS00N

74LS08N

74LS02D

74LS00N 261 R29 1kΩ

74LS48N
A B C D E F G

6 2 5

VCC 5V 266
1

74LS160N 389 清 除 /开 始 信 号 VCC U84A 5V 74LS00D VCC U82
1 9 10 7 ~CLR ~LOAD ENT ENP CLK A B C D QA QB QC QD 14 13 12 11 RCO 15

VCC

VCC

247

1

LMC555CM

260

259

LMC555CM U62A U69B 288
&

VCC U61A
&

C1 10uF

C2 10nF

0 提前抢答信号 U55C
&

C3 10uF

C4 10nF

0

>=1

409

Q1 U87A
>=1

5

U88B 397
&

74LS02D VCC

74LS00N

74LS08N

410 2N2222

74LS02D 393

U65B 274
>=1

74LS00N 265 U60 0

2 3 4 5

U67B 285
&

392 VCC R32 24Ω 264 R31 24Ω 263
8 VCC 4 7 6 2 5 RST DIS THR TRI CON GND OUT 3

5V

391 398 0

387 U83B & 388 74LS00N

74LS08N

74LS02D

74LS00N

U59

U85A
&

BUZZER 200 Hz

6

74LS160N

74LS08N 395 U86A
&

74LS08N LMC555CM 396 256

262

1

C5 10uF

C6 10nF

0 答题时间到信号 394

一 设计任务
数字式竞赛抢答器

二 设计条件 本设计基于学校实验室 Multisim8.0 仿真软件和计算机. 三 设计要求
1、设计制作一个可容纳 4 组的数字式抢答器,每组设置一个抢答按钮供抢答者 使用。 2、根据数字式抢答器的功能和使用步骤,设计抢答者的输入抢答锁定电路、抢 答者序号编码、译码和显示电路。 3、设计定时电路,声、光报警或音乐片驱动电路。 4、设计控制逻辑电路,启动、复位电路。

四 设计内容

1.设计思想 根据设计的要求分块设计抢答、锁存、计时、显示、和报警功能。 (1)抢答和锁存电路要求能够对信号进行存储和所定,可用触发器组成。 (2)对于显示部分就直接用编码器、七段数码管驱动译码器和七段数码管组成。 (3)计时电路是按秒进行倒计时,所以计时电路可以减法计数器、秒脉冲生成电路、 和显示电路。由于电路对秒脉冲信号的占空比要求的不高所以可以用 555 定时器构成 多谐振荡电路来实现. (4)报警电路,按题目要求可采用声、光报警,光报警用发光二极管电路实现声报警 用蜂鸣器来实现。 各个模块设计好后要把各个模块组合起来进行调试 , 主要是解决题目中要求的多 个锁定问题: (1)抢答后抢答电路的锁定功能。 (2)抢答后计时器的锁定功能。 (3)计时结束后无人抢答时抢答电路的锁定功能。 (4)计时结束后无人抢答时计时器的锁定功能。

2.电路结构与原理图 根据设计要求和设计思路画出抢答器的组成框图:

报警器

七段数码管

显示译码

秒脉冲电路

计时器

主控电路

七段数码管

显示译码

抢答按键

图(1)四人智力竞赛抢答器系统框图 ⑴触发锁存电路分析:

图(2)触发锁存电路

U21
4 5 12 13 1 9 1D 2D 3D 4D ~CLR CLK 1Q ~1Q 2Q ~2Q 3Q ~3Q 4Q ~4Q 2 3 7 6 10 11 15 14

74175N
图(3) 74LS175 的管脚图 触发锁存电路主要是由集成寄存器 74LS175、四输入与非门 74LS20 和二输入与非 门 74LS00 构成.一个 4 位的集成寄存器 74LS175 的管脚图。其中 CLR 是异步清零控制 端。在往寄存器中寄存数据或代码之前,必须先将寄存器清零,否则有可能出错。1D~

4D 是数据输入端,在 CP 脉冲上升沿作用下,1D~4D 端的数据被并行地存入寄存器。 输出数据可以并行从 1Q~4Q 端引出,也可以并行从 1Q ~ 4Q 端反码引出。 开关 J5 是裁判开关,开关 J1~J4 是抢答开关.开关闭合输入高电平,断开输入低 电平。 当 J5 断开时 CLR 端输入为低电平对 74LS175 进行清零, 1Q ~ 4Q 全为高电平, 输入 CLK 的脉冲为有效脉冲。当开关 J5 闭合后选手可以进行抢答,如果 J3 闭合 3D 输入为 1 相应的 3Q 输出为 1 , 3Q 输出为 0,而 1Q 、 2Q 、 4Q 输出为 1,最后 CLK 的输入为 1,脉冲信号将无效触发器被锁定. ⑵显示电路分析: 显示电路由 8 线—3 优先编码器 74LS148、与非门、集成七段显示译码器 7448 和 七段共阴数码管组成。由于 74LS148 输出的是反码所以 74LS148 输出的信号首先用反 码器反相后再由译码器译码并最终在七段数码管上显示出结果.

图(4) 显示电路
由于 74LS148 的输入端低电平有效,所以 74LS175 的反相输出端 1Q ~ 4Q 直接与 74LS148 的输入端 D0、D1、D2、D3 连接。74LS48 输入信号为 BCD 码,输出端为OA、 OB、

OC、OD、OE、OF、OG 共 7 线,另有 3 条控制线 LT 、 RBI 、 BI/ RBO 。 LE 端为测试端。 在 BI 端接高电平的条件下,当 LT =0 时,无论输入端 A、B、C、D 为何值,OA~OG 输出 全为高电平,使 7 段显示器件显示“8”字型,此功能用于测试器件。 RBI 端为灭零输 入端。在 LT =1, BI ? 1 条件下,当输入 A、B、C、D=0000 时,输出 OA~OG 全为低电平, 可使共阴 LED 显示器熄灭。但当输入 A、B、C、D 不全为零时,仍能正常译码输出,使 显示器正常显示。 BI 端为消隐输入端。该输入端具有最高级别的控制权,当该端为低 电平时, 不管其他输入端为何值, 输出端 OA~OG 均为低电平, 这可使共阴显示器熄灭。 另外, 该端还有第二功能——灭零信号输出端, 记为 RBO 。 当该位输入的 A、 B、 C、 D=0000 且 RBI ? 0 时,此时 RBO 输出低电平;若该位输入的 A、B、C、D 不等于零,则 RBO 输出 高电平。若将 RBO 与 RBI 配合使用,很容易实现多位数码显示时的灭零控制。例如对整 数部分,将最高位的 RBI 接地,这样当最高位为零时“灭零” ,同时该位 RBO 输出低电 平,使下一位的 RBI 为低电平,故也具有“灭零”功能;而对于小数部分, 应将最低位 的 RBI 接地,个位的 RBI 端悬空或接高电平,低位的 RBO 接至高位的 RBI 。 74LS48 可直接驱动共阴极 LED 数码管而不需外接限流电阻。 此处要是保持数码管 不黑屏就将 BI/RB0,RBI 置 1 就可以了, LT 是检查数码管的好坏的,如果不需要的话 直接接高电平。其他端口按照 OA、OB、OC、OD、OE、OF、OG 的对应关系连接好以保证 显示正确,确保接地成功。 ⑶可预置到计时计时电路分析:

图(5) 可预置到计时计时电路 倒计时电路主要由集成计数器 74LS192,秒脉冲电路和显示电路组成。该部分的显 示电路和抢答显示电路基本相同这里就不在赘述下面主要分析一下计数部分和脉冲部 分. 首先对 74LS192 的功能做一下说明: ①异步置数功能,LOAD 为异步置数控制端, 低电平有效。 当 CLR=0、LOAD =0 时, D3、D2、D1、被置数,不受 CP 脉冲的控制。②加减法计数,当 CLR=0 和 LOAD =1,而 减数计数输入端 CPd 为高电平 ,计数脉冲从加法计数端 CPu 输入时进行加法计数,③ 当 CPd 和 CPu 的条件互换时则进行减法计数。④保持,当 CLR=0 CPd=CPu=1 时计数器处于保持状态。 当开关 J5 断开时 CLR=O、LOAD =0 此时计数器处于置数状态,裁判员可以根据题 目的难易程度通过修改 74LS192 四个输入来调整计时的时间并在计时数码管上显示设 定的时间。当 J5 闭合计时器开始倒计时,要是在计时没有完成前有选手按下了抢答器 的按键,抢答器被锁定的同时主控电路也会把倒计时电路锁定。锁定的原理就是把脉冲

LOAD =1,且

信号锁定从而使计时电路处于保持状态显示抢答时的时间。如果计时结束仍然没有选 手抢答,74LS192 四个输出端输出的信号分别经过非门后再经过一个与非门 74LS20, 74LS20 的输出信号同时把 74LS192 和 74LS175 的 CP 脉冲信号锁定使计时器显示为 0 不变使抢答电路被锁定抢答无效。 用 555 集成电路组成多谐振荡电路为计时系统提供脉冲。 用 555 定时器构成多谐振荡器的电路和工作波形如下图所示:

(a)多谐振荡器电路

(b)工作波形

图(6) 多谐振荡器电路和工作波形 接通电源后,假定VO 是高电平,则 T 截止,电容 C 充电。充电回路是 VCC—R1—R2 —C—地,V 按指数规律上升,当V 上升到 2/3VCC 时(TH、 T L 端电平大于 2/3VCC) ,
C C

输出VO 翻转为低电平。 按 VO 是低电平, T 导通,C 放电,放电回路为 C—R2—T—地, V
C

指数规律下降,当V 下降到 1/3VCC 时(TH、 T L 端电平小于 1/3VCC) ,VO 输出翻转为高
C

电平,放电管 T 截止,电容再次充电,如此周而复始,产生振荡,经分析可得 输出高电平时间 输出低电平时间 振荡周期

t PH ? 0.7(R 1 ? R 2 )C

t PL ? 0.7R 2 C

T ? t PH ? t PL ? 0.7(R 1 ? 2R 2 )C

⑷报警电路分析:

图(7)声音报警电路

声音报警电路采用单稳触发器驱动蜂鸣器来实现。 单稳态触发器的工作特点是: 只有一个稳定状态, 即无信号触发时, 电路处于稳定状态; 在外来触发脉冲作用下, 可从稳定状态翻转到暂稳态,经过一段时间后又自行回到稳定状态。

图(8) 门电路单稳触发器

图(8)所示与非门组成的微分型单稳态触发电路。Rd、R 的取值足以保证触发 器处于 G1 导通、G2 截止的稳定状态,此时,电容 C 两端没有电压。当负极性触发 脉冲 UI 加至由 Cd、Rd 构成的微分电路后,就产生出负的尖脉冲,致使 G1 门截止, U1 为高电平,因 C 上电压不能突变,所以此时 uR 也为高电平,G2 门饱和,触发器 转入到暂稳状态。即使触发脉冲过去,电路也还保持这一状态暂时不变。此后,Vo1 通过 C、R 回路对 C 充电,uR 的电平随之降低。一旦 uR 低于门电路的关门电平,G2 门截止 U2 为高电平,于是,G1 导通,U1 为低电平。暂稳状态结束,电容 C 开始放 电,经短暂时间,放电完毕,电路完全恢复到原来的稳定状态。待下一个触发脉冲 来到,再次重复以上过程。该电路各点电压波形, 。微分电路 R、C 决定暂稳态的持 续时间。 光报警电路采用发光二极管电路,当开关闭合时对应的二极管就会发光,如果 J5 还没有闭合其他开关就闭合的话他们的二极管就会发光进行报警裁判就可以知 道是那位选手提前按了抢答按键。当计时器显示到 0 还没有选手抢答的话显示器显 0 耐焙焐⒐舛芫突岱⒐馓嵝蜒∈趾筒门惺奔湟丫搅恕?

图(9)完整仿真电路图 3.计算、仿真过程和结果 1.对多谐振荡周期的计算:本设计需要的是秒脉冲所以周期应该为一秒设 C=10uF 则由
T ? t PH ? t PL ? 0.7(R 1 ? 2R 2 )C 计算出需要电阻的大小

2 仿真结果符合设计的要求下面分别介绍:

Key = 1Key = 2Key = 3

Key = 4 Key = 5

VCC

VCC

GND

U15
CK

GND U8 J1
1

5V U7
1Q ~1Q 2Q ~2Q 3Q ~3Q 4Q ~4Q 2 14 3 16 7 6 10 17 11 15 14 18 10 11 12 13 1 2 3 4 GND 5 D0 D1 D2 D3 D4 D5 D6 D7 EI A0 A1 A2 GS EO 9 7 6 14 15

U10
A B C D E FG
35383940413736 30 29

DCD_HEX

J2
2

J3
4

J4
5

J5

4 5 12 13 1 9
13

1D 2D 3D 4D ~CLR CLK

U3C
31

4

3

2

1

10

U2B U1A 7404N 7404N 7404N
34 33 32

R13 R12 R11 R10 R8 R9 R7 100 100 100 ? 100 ? 100 ? 100 ? 100 ? ??
23242627282115

LED1 LED2 LED3 LED4 LED5
6 7 3 8 9

74175N

GND U9A 7420N 74148N

OA OB OC OD OE OF OG

13 12 11 10 9 15 14

V1
12 20

A B C D

U5A 74LS10N U6B

~LT ~RBI ~BI/RBO

R1 R2 R3 R4 R14 450 ? 450 ? 450 ? 450 ? 450 ?

U4 7448N
48

19

VCC
7 1 2 6 3 5 4
VCC

GND VCC 7400N 5V
VCC 15

1kHz 5V

5V U14
QA QB QC QD ~BO ~CO 3 2 6 7 13 12
42 43 47

1 10 9
GND

A B C D ~LOAD CLR UP DOWN

11 14
11

GND VCC
VCC 5V

5 4

U11A U12B U13C 7404N 7404N 7404N

U17D 7404N

8

R5 100k?
51

U19
OUT 3
44

U16A 74LS10N

74192N
22

VCC 4 7 6
50 2

25

RST DIS THR TRI CON GND

U18A
45 46

R6 200k? 100uF C2

U20

7420N

5
52

1 C1 0.01uF GND 53

LM555CN

VCC 5V
VCC 54

49

U21

R15 100 ? BUZZER 200 Hz

图(10)抢答仿真结果 (1)该个智力竞赛抢答器,可同时供 4 名选手或 4 个参赛队参加比赛,他们的编号分 别是 1,2,3,4,各用一个抢答按扭,按扭的编号与选手的编号相对应. 抢答器具有数据 锁存和显示功能,抢答开始后,若有选手按动抢答按钮,编号立即锁存,并在 LED 数码管 上显示出选手的编号,此外还禁止其他选手抢答其他选手再操作时将为无效操作,优先 抢答选手的编号显示一直要保持到主持人将系统清零为止. (2)主持人控制开关为 J5,用来控制系统的清零(编号显示数码管灯灭)和抢答开始 计时器的置数与倒计时开始.当 J5 断触发锁存电路清 0 计时电路置数,当 J5 闭合可以 进行抢答计时电路开始倒计时并用显示器显示。 (3) 抢答器具有定时抢答的功能,且一次抢答的时间可以由支持人设定(如 9S).裁判启动 "开始"键后,参赛选手在设定的时间内抢答,抢答有效,定时器停止工作,显示器上显示 选手的编号和抢答时刻的时间,并保持到支持人将系统清零为止.

Key = 1Key = 2Key = 3

Key = 4 Key = 5

VCC

VCC

GND

U15
CK

GND U8 J1
1

5V U7
1Q ~1Q 2Q ~2Q 3Q ~3Q 4Q ~4Q 2 14 3 16 7 6 10 17 11 15 14 18 10 11 12 13 1 2 3 4 GND 5 D0 D1 D2 D3 D4 D5 D6 D7 EI A0 A1 A2 GS EO 9 7 6 14 15

U10
A B C D E FG
35383940413736 30 29

DCD_HEX

J2
2

J3
4

J4
5

J5

4 5 12 13 1 9
13

1D 2D 3D 4D ~CLR CLK

U3C
31

4

3

2

1

10

U2B U1A 7404N 7404N 7404N
34

R13 R12 R11 R10 R8 R9 R7 100 100 100 ? 100 ? 100 ? 100 ? 100 ? ??
23242627282115

LED1 LED2 LED3 LED4 LED5
6 7 3 8 9

74175N

GND U9A 7420N 74148N

OA OB OC OD OE OF OG

13 12 11 10 9 15 14

V1
12 20

A B C D

U5A 74LS10N U6B

32 19

~LT ~RBI ~BI/RBO

R1 R2 R3 R4 R14 450 ? 450 ? 450 ? 450 ? 450 ?

33

U4 7448N
48

VCC
7 1 2 6 3 5 4
VCC

GND VCC 7400N 5V
VCC 15

1kHz 5V

5V U14
QA QB QC QD ~BO ~CO 3 2 6 7 13 12
42 43 47

1 10 9
GND

A B C D ~LOAD CLR UP DOWN

11 14
11

GND VCC
VCC 5V

5 4

U11A U12B U13C 7404N 7404N 7404N

U17D 7404N

8

R5 100k?
51

U19
OUT 3
44

U16A 74LS10N

74192N
22

VCC 4 7 6
50 2

25

RST DIS THR TRI CON GND

U18A
45 46

R6 200k? 100uF C2

U20

7420N

5
52

1 C1 0.01uF GND 53

LM555CN

VCC 5V
VCC 54

49

U21

R15 100 ? BUZZER 200 Hz

图(11)倒计时结束时无人抢答结果图

(4)如果定时抢答的时间已到,却没有选手抢答时,本次抢答无效,如图(11)所示发光 二极管将发光报警蜂鸣器也将发出报警警报 ,同时封锁输入电路禁止选手超时后抢答 如上图中 J3 虽然按下但不在显示,时间显示器上显示 0。 (5)当每个开关按下的时候相对应的二极管就会发光做为光报警。如图(10)所示 开关 J2 和 J5 闭合它们所对应的二极管发光.

4.元器件清单
数量 7 1 名称 74STD, 7404N 74STD, RefDes U1, U2, U3, U12, U13, U17, U11 U6 Package Vendor Generic\NO14 Generic\NO14

1 1 1 7 5 5 1 2 2 1 1 1

7400N 74STD, 74148N 74STD, 74175N 74STD, 7448N RESISTOR, 100Ohm_5% SWITCH, DIPSW1 LED, LED_blue 74STD, 74192N 74LS, 74LS10N 74STD, 7420N TIMER, LM555CN 3D_VIRTUAL, Led1_Red BUZZER, BUZZER

U7 U8 U4 R7, R8, R9, R10, R11, R12, R13

Generic\NO16 Generic\NO16 Generic\NO16 Generic\RES0.25

J1, J2, J3, J4, J5 Ultiboard\DIPSW1H LED1, LED2, LED3, LED4, LED5 U14 U16, U5 U9, U18 U19 U20 U21 Generic\LED1 Generic\NO16 Generic\NO14 Generic\NO14 Generic\N08E Generic\LED1 Generic\BUZZER

5.设计和使用说明 本抢答器为四路抢答器 J1、J2、J3、J4 分别为抢答开关,J5 为裁判开关当裁判开关 闭合时可以进行抢答 ,最先按下开关的选手对应的号码将在数码管上显示同时计时电 路还记下选手抢答时的时间.计时器的倒计时的时间可有裁判设定最大为 9 秒.如果 9 秒之内没有选手抢答此题无效,重新进行下一题的抢答.

五、设计心得体会
在设计之前,参考了许多相关的资料,从网络上下载了原理图。在设计中又参考了 以前讲过的四路抢答器的原理图,有了基本的思路。 但着手设计时,又出现了许多未 预料到的问题,例如元件的选择:在选择编码器时,是采用普通编码器还是优先编码 器。普通编码器中,任何时刻只允许输入一个编码信号,否则输出将发生混乱。所以 选择了优先编码器。但是 74LS 系列中众多不同管脚的类型,选择哪个作编码器。经过

查找,选择了 8 线-3 线的 74LS148,因为想用数字的形式显示抢答者的编号,所以选 择了数码显示管,但数码显示管不能直接和 74LS148 相连,数码显示管需要由 TTL 或 CMOS 集成电路驱动,所以在 TTL 还是 CMOS 集成电路上又进行了比较和选择。最后选择 了专用频道数显译码器 74LS48,用它将 74LS148 输出的二进制代码经过反相后的信号 译成相对应的高、低信号,用其作为数码显示管的驱动信号,数码显示管显示出相对 应的选手编号。在这次设计中我遇到的最大的困难就是我把各个电路模块设计好后要 如何把他们组合起来,怎样让计时电路和主控电路建立起适当的反馈 ,使选手抢答

时计市时器停止工作, 当计时器显示到 0 时如果没有人抢答计时器将显示并将 74LS175 锁定来完成要求的功能。 通过这次 4 路抢答器的设计,我发现了以往学习中的许多不足,也让我掌握了 以往许多掌握的不太牢的知识,感觉学到了很多东西。总体来说,这次实习我受益匪 浅。在摸索该如何设计电路使之实现所需功能的过程中,特别有趣,培养了我的设计 思维,增加了实际操作能力。在让我体会到了设计电路的艰辛的同时,更让我体会到 成功的喜悦和快乐。

六.参考资料
1、数字集成电路应用 300 例,黄继昌等主编。 ,人民邮电出版社 2、第二届全国大学生电子设计竞赛组委会编.全国大学生电子设计竞赛获奖作 品选编(1994~1995) .北京:北京理工大学出版社,1997. 3、电子电路设计与实践,姚福安编著。山东科学技术出版社 4、电子技术基础(数字部分) ,康华光主编。第四版.北京:高等教育出版社. 5、数字逻辑电路设计与实验,绳广基编著。上海交通大学出版社, 1989. 6、 中国集成电路大全 TTL 集成电路, 《中国集成电路大全》 编写委员会编。 北京: 国防工业出版社,1985. 7、电子技术基础课程设计 ,粱宗善 。华中理工大学出版社 .1995.1 8、电子技术基础实验与课程设计,高吉祥主编。电子工业出版社 2002.2

七 .附录

VCC

VCC
CK

GND

U15

Key = 1Key = 2Key = 3 GND U8 J4
31 35383940413736 30 29 5 10

Key = 4 Key = 5 U10
A B C D E FG 4 3

5V U7
A0 A1 A2 9 7 6

DCD_HEX

J1
GS EO 14 15

J2 U2B R13 R12 R11 R10 R8 R9 R7 100 100 100 ? 100 ? 100 ? 100 ? 100 ? ??
23242627282115

J3

J5

U3C

2

1

1

2

4

4 5 12 13 1D 2D 3D 4D ~CLR CLK 1 9
13

1Q ~1Q 2Q ~2Q 3Q ~3Q 4Q ~4Q

2 14 3 16 7 6 10 17 11 15 14 18

10 11 12 13 1 2 3 4 GND 5

LED1 LED2 LED3 LED4 LED5
8 34 33 32 9

74175N GND U9A 74148N 7420N 7404N 7404N

OA OB OC OD OE OF OG

6

7

3

13 12 11 10 9 15 14

D0 D1 D2 D3 D4 D5 D6 D7 EI

U1A 7404N

R1 R2 R3 R4 R14 450 ? 450 ? 450 ? 450 ? 450 ? U5A 74LS10N
19

U4 7448N
48

A B C D

V1 U6B
12 20

~LT ~RBI ~BI/RBO 7 1 2 6 3 5 4
VCC

VCC GND

VCC 7400N 5V U14
42 43 47 VCC 15

1kHz 5V
1 10 9 11 14 ~LOAD CLR UP DOWN ~BO ~CO
11

5V
QA QB QC QD 13 12 3 2 6 7

A B C D

GND

GND
5 4

VCC 74192N
8

U11A U12B 7404N 7404N U25A
55 22 60

VCC 5V

U19
OUT 3
44

U16A 74LS10N

U24

R5 100k?
VCC RST DIS THR TRI CON GND

25

4

U18A U22A
45 46 56

51

7

U23A
0

6

R6 200k?

50 2

U20

7420N

C4
58

C3
57

U13C 7404N

5

52

100uF C2

LM555CN

VCC 5V
VCC 54

49

U21 R15 100 ? BUZZER 200 Hz

1 C1 0.01uF GND 53

1uF R18 1.0k?

R16 10k?

1uF

R17 1k?

BUZZER 200 Hz 74LS04D 74LS04N 74LS00D U17D 7404N


网站首页 | 网站地图 | 学霸百科 | 新词新语
All rights reserved Powered by 大学生考试网
文档资料库内容来自网络,如有侵犯请联系客服。zhit325@qq.com