9299.net
大学生考试网 让学习变简单
当前位置:首页 >> >>

数电课程设计-八位数字抢答器_图文

数电课程设计-八位数字抢答器_图文

课程设计

课程名称电子技术综合设计与实践

题目名称 八位数字抢答器 _

学生学院

_

专业班级

学 号_

学生姓名_

组员

指导教师_ _ _

20 年 月 日
1

目录
一、课程设计的内容 ........................................3 二、课程设计的要求与数据 ..................................3 三、课程设计应完成的工作 ..................................4 (一) 设计思路 ...........................................4 (二) 模拟仿真 ...........................................4 (三) 下载 ...............................................4 (四) 实验结果验证 .......................................4 四、课程设计进程安排 ......................................5 五、EDA 实验电路图 .........................................5 六、各模块原理介绍 ........................................8 综述: ....................................................8 抢答电路设计: ............................................8 定时电路设计: ............................................9 电子计分电路设计 ..........................................9 七、实验结果与问题讨论和心得体会 ..........................9 实验结果 ..................................................9 心得体会 .................................................10
2

广东工业大学课程设计任务书

题目名称 学生学院 专业班级 姓名 学号

电子技术综合设计与实践

一、课程设计的内容
1)利用各种器件设计一个多路智力竞赛抢答器。 2)利用 DE2 板对所设计的电路进行验证。 3)总结电路设计结果
二、课程设计的要求与数据
1. 抢答器同时供 8 名选手或 8 个代表队比赛,分别用 8 个按钮 S0 ~ S7 表示。 2. 设置一个系统清除和抢答控制开关 S,该开关由主持人控制。 3. 抢答器具有锁存与显示功能。即选手按动按钮,锁存相应的编号,并在优
先抢答选手的编号一直保持到主持人将系统清除为止。 4. 抢答器具有定时抢答功能,且一次抢答的时间由主持人设定(如,30 秒)。
当主持人启动"开始"键后,定时器进行减计时,同时扬声器发出短暂的声 响,声响持续的时间 0.5 秒左右。 5. 参赛选手在设定的时间内进行抢答,抢答有效,定时器停止工作,显示器 上显示选手的编号和抢答的时间,并保持到主持人将系统清除为止。 6. 如果定时时间已到,无人抢答,本次抢答无效,系统报警并禁止抢答,定 时显示器上显示 00。

3

三、课程设计应完成的工作
(一) 设计思路 1.学习要求:
复习编码器、十进制加/减计数器的工作原理,设计可预置时间的定时电路分析 与设计时序控制电路。画出定时抢答器的整机逻辑电路图,掌握智力抢答器的工作 原理及其设计方法,并对各种元器件的功能和应用有所了解。并能对其在电路中的 作用进行分析。例如:优先编码器 74LS148 和 RS 锁存器 74LS279 以及十进制同步 加/减计数器 74LS192。 2. 设计思路
设定一条控制总线 S 控制整个系统的运作,高电平有效。设定一个清零控制, 用于清除上一次抢答的显示,高电平清零。另设定了一个自主的计数器置数控制 set。 由于 DE2 板上仅提供 50MHz 和 27MHz 的时钟,需设定 lpm_counter 分频器(或者 74LS292、74LS56 分频器)对系统时钟进行分频,计数器主要是用两个 74LS190, 通过这两个计数器,进行 30 秒的倒数。 (二) 模拟仿真
使用 QUARTUS II 软件,用原理图输入方法,进行编译,仿真。
(三) 下载 模拟仿真结果正确后,结合实验板设置各输入、输出端;指定下载芯片,重新 编译。编译结果正确后下载到相应芯片中。
(四) 实验结果验证 下载完成后,在实验板上验证结果。
4

四、课程设计进程安排

序号

设计各阶段内容

1

实验资料搜索

2

实验电路图设计

3

硬件模拟仿真及调试

4

结果验证及检查

五、EDA 实验电路图
EDA 电路总图:

地点

起止日期

图书馆、实验室 实验室 实验室 实验室

2010.6.21 至 2010.6.21
2010.6.22 至 2010.6.22
2010.6.23 至 09.6.23 2010.6.24-至 2010.6.25

.抢答部分电路图
5

.计时部分电路图:
1.30 秒正计时电路:
2、30 秒倒计时电路
6

pin_name63

INPUT VCC

GND

VCC

74138

Y0N

A

Y1N

B

Y2N

NOT inst66

NOT inst65

74190

LDN

A

QA

B

QB

C

QC

74244 1GN 1A1 1Y1 1A2 1Y2 1A3 1Y3

7447

A

OA

B

OB

C

OC

OUTPUT OUTPUT OUTPUT

pin_name70 pin_name71 pin_name72

C

Y3N

D

QD

1A4 1Y4

D

OD

OUTPUT

pin_name73

NOT inst96 NOT

G1

Y4N

AND2

GN MXMN

2GN

LTN

OE

OUTPUT

pin_name74

G2AN Y5N

DNUP RCON

2A1 2Y1

RBIN

OF

OUTPUT

pin_name75

NinOsTt98

GND

G2BN Y6N Y7N
inst573:8 DECODER

inst64

CLK inst60BCD COUNTER

2A2 2Y2 2A3 2Y3 2A4 2Y4

BIN

OG

RBON

inst69BCD TO 7SEG

OUTPUT

pin_name76

inst59OCTAL BUF.

NOT inst99

inst97 NOT

inst100

inst101 NOT

AND2 inst67

74190

LDN

A

QA

B

QB

C

QC

D

QD

GN MXMN

DNUP RCON

CLK

GND

inst68BCD COUNTER

74244 1GN 1A1 1Y1 1A2 1Y2 1A3 1Y3 1A4 1Y4
2GN 2A1 2Y1 2A2 2Y2 2A3 2Y3 2A4 2Y4
inst63OCTAL BUF.

7

AND2 inst72
AND2 inst76

74190

LDN

A

QA

B

QB

C

QC

D

QD

GN MXMN

DNUP RCON

CLK

GND

inst74BCD COUNTER

74190

LDN

A

QA

B

QB

C

QC

D

QD

GN MXMN

DNUP RCON

CLK

GND

inst78BCD COUNTER

AND2 inst80

74190

LDN

A

QA

B

QB

C

QC

D

QD

GN MXMN

DNUP RCON

CLK

GND

inst82BCD COUNTER

AND2 inst84

74190

LDN

A

QA

B

QB

C

QC

D

QD

GN MXMN

DNUP RCON

CLK

GND

inst86BCD COUNTER

AND2 inst88

74190

LDN

A

QA

B

QB

C

QC

D

QD

GN MXMN

DNUP RCON

CLK

GND

inst90BCD COUNTER

AND2 inst92

74190

LDN

A

QA

B

QB

C

QC

D

QD

GN MXMN

DNUP RCON

CLK

GND

inst94BCD COUNTER

74244 1GN 1A1 1Y1 1A2 1Y2 1A3 1Y3 1A4 1Y4 2GN 2A1 2Y1 2A2 2Y2 2A3 2Y3 2A4 2Y4 inst73OCTAL BUF.
74244 1GN 1A1 1Y1 1A2 1Y2 1A3 1Y3 1A4 1Y4 2GN 2A1 2Y1 2A2 2Y2 2A3 2Y3 2A4 2Y4 inst77OCTAL BUF.
74244 1GN 1A1 1Y1 1A2 1Y2 1A3 1Y3 1A4 1Y4 2GN 2A1 2Y1 2A2 2Y2 2A3 2Y3 2A4 2Y4 inst81OCTAL BUF.
74244 1GN 1A1 1Y1 1A2 1Y2 1A3 1Y3 1A4 1Y4 2GN 2A1 2Y1 2A2 2Y2 2A3 2Y3 2A4 2Y4 inst85OCTAL BUF.
74244 1GN 1A1 1Y1 1A2 1Y2 1A3 1Y3 1A4 1Y4 2GN 2A1 2Y1 2A2 2Y2 2A3 2Y3 2A4 2Y4 inst89OCTAL BUF.
74244 1GN 1A1 1Y1 1A2 1Y2 1A3 1Y3 1A4 1Y4 2GN 2A1 2Y1 2A2 2Y2 2A3 2Y3 2A4 2Y4 inst93OCTAL BUF.

电子计分器电路图

电路总体框图
六、各模块原理介绍 综述:
定时抢答器的总体框图如图所示,它由主体电路和扩展电路两部分组成。主体电路完成基 本的抢答功能,即开始抢答后,当选手按动抢答键时,能显示选手的编号,同时能封锁输入电 路,禁止其他选手抢答。扩展电路完成定时抢答的功能。
如图所示的定时抢答器的工作过程是:接通电源时,节目主持人将开关置于“清除”位置, 抢答器处于禁止工作状态,编号显示器灭灯,定时显示器显示设定的时间,当节目主持人宣布 抢答题目后,说一声“抢答开始”,同时将控制开关拨到“开始”位置,扬声器给出声响提示, 抢答器处于工作状态,定时器倒计时。当定时时间到,却没有选手抢答时,系统报警,并封锁 输入电路,禁止选手超时后抢答。当选手在定时时间内按动抢答键时,抢答器要完成以下四项 工作: A. 优先编码电路立即分辨出抢答者的编号,并由锁存器进行锁存,然后由译码显示电路显示
编号; B. 扬声器发出短暂声响(实验中用闪灯代替),提醒节目主持人注意; C. 控制电路要对输入编码电路进行封锁,避免其他选手再次进行抢答; D. 控制电路要使定时器停止工作,时间显示器上显示剩余的抢答时间,并保持到主持人将系
统清零为止。当选手将问题回答完毕,主持人操作控制开关,使系统回复到禁止工作状态, 以便进行下一轮抢答。 抢答电路设计: 抢答电路的功能有两个:一是能分辨出选手按键的先后,并锁存优先抢答者的编号,供译 码显示电路用;二是要使其他选手的按键操作无效。选用 8 线—3 线优先编码器 74LS148 和 RS
8

锁存器 74LS279 可以完成上述功能,其电路组成如图所示。
其工作原理是:当主持人控制开关处于“清除”位置时,RS 触发器的 R 端为低电平,输出
端(4Q~1Q)全部为低电平。于是 LED 显示器灭灯;74148 的选通输入端 ST =0,74LS148 处于
工作状态,此时锁存电路不工作。当主持人开关拨到“开始”位置时,优先编码电路和锁存电 路同时处于工作状态,即抢答器处于等待工作状态,等待输入端 I 7... I 0 输入信号,当有选手 将键按下时(如按下 S5),74LSl48 的输出 Y2 Y1 Y0 =010,Y EX =0,经 RS 锁存器后,CTR=l,BI =1, 74LS279 处于工作状态,4Q3Q2Q=101,经 74LS47 译码后,显示器显示出“5”。此外,CTR=1, 使 74l48 的 ST 端为高电平,74LSl48 处于禁止工作状态,封锁了其它按键的输入。当按下的键 松开后,74l48 的为 Y EX 高电平,但由于 CTR 维持高电平不变,所以 74LSl48 仍处于禁止工作 状态,其它按键的输入信号不会被接收。这就保证了抢答者的优先性以及抢答电路的准确性。 当优先抢答者回答完问题后,由主持人操作控制开关 S,使抢答电路复位,以便进行下一轮抢 答。
定时电路设计:
节目主持人根据抢答题的难易程度,设定一次抢答的时间,通过预置时间电路对计数器进 行预置,选用十进制同步加/减计数器 74LSl92 进行设计,计数器的时钟脉冲由秒脉冲电路提供。 具体电路如图所示。
其工作原理是:计数器由两片同步十进制加/减计数器 74LS292 级联,构成一个 100 以内的 减计数器。当主持人控制开关 S 拨在“清零”时,两片计数器的 LD=0,将由 D3 D2 D1 D0 设定 的时间送至 Q3 Q2 Q1 Q0,经译码器显示电路,显示抢答限定时间。由于秒脉冲式经过控制门 送至个位计数器的 CPd 端,控制信号为十位计数器的 BO 端。因此,当主持人控制开关 S 拨在“开 始”位置是,2B0=1,控制门开,秒脉冲通过,计数器减计。当计数器减计数至 0 时,2BO=-0, 控制门馆,秒脉冲被封锁,计数器停止计数。
电子计分电路设计:节目主持人根据抢答题的对错情况进行加分减分,主持人另外有个加分或 减分的控制端,当参赛选手抢到题目时,一方面由主持人确定是否加分,同时用三线八线译码 器译出是哪位,译码器相对应的输出端为低电平,低电平经过非门与主持人共同确定加法器或 减法器是否启动,同时确定三态门的工作状态,除了抢到题目的人员相对应的三态门才会通过, 其他的为高阻态,跟着后面的显示器会显示相对应人员的分数情况,就是八位同时用一个计数 显示器来表示他们各自的分数同时保存他们的分数情况。
七、实验结果与问题讨论和心得体会
实验结果 在 DE2 板上模拟显示出选手编号和倒计时显示,实验基本完成,由于时间关系,我们的计
分器还不能实现。 问题讨论
在模拟仿真时,曾经遇到计时电路不会倒数,只是定在一个数值上。后来经过认真检查发现 原来是管脚分配错误,我选择的是一个按钮时的管脚,但是那个分频需要脉冲,输入应该是定 在 50MHZ 的,管脚代号是 PIN_N2 的,经过改正后,问题解决。
还有一个就是我的抢答电路的选手编号出现了问题,在 1、2 号出现异常。于是我认真检 查优先编码器和锁存器芯片的连线,发现并没有问题。正当我一直想不到问题的关键所在时,
9

突然我尝试在其中一个输出的连线上加上一个缓冲器后,问题就解决了。还有是关于 74ls279 的使用,由于对此器件不熟悉,照成在接线的时候出现错误,经过把四个 SR 锁存器的单独实验, 终于搞清楚有关管脚的正确接法。接下来还有是关于实验用的硬件的问题,有借过一个是开关 出了问题的,当主持人还没有按下开始键就已经可以进行抢答了,可是当主持人按下开始键的 时候就没人能抢答了,后来重新接了其他的管脚就行了。实验时候有个很特别的现象就是当在 显示抢答人员号数的系统的时候,在译码器和显示管间接入些相关的报警系统会使得时钟的计 数出现逐渐缓慢的现象,而且有时会出现些关于竞争冒险的现象,确实这里面的学问需要我们 以后要更细心地探讨。
心得体会
这周我们主要学习使用可编程逻辑器件和 QUARTUS II 软件,来完成一个八位的数字抢答器 的设计。开始时完全不知道该如何着手,后来冷静思考后觉得还是从最基本的软件入手,去图 书馆查阅相关资料,熟悉 QUARTUS II 软件的的基本操作和具体应用。因为对元件的库文件元器 件的不熟悉,耽误了整个实训的进程。
这次实训令我受益匪浅,想问题要全面,不可急躁的去解决问题。另外发现与解决问题需 要一定的技巧,要善于掌握严密的逻辑思维和培养独立思考的习惯。

参考文献

1. 阎石. 数字电子技术. 高等教育出版社,2006. 2. 谢云 现代电子技术实践课程指导 机械工业出版社 3. 百度百科 http://baike.baidu.com/

发出任务书日期: 年 月 日 指导教师签名:

计划完成日期:

年 月 日 基层教学单位责任人签章:

主管院长签章:

10


网站首页 | 网站地图 | 学霸百科 | 新词新语
All rights reserved Powered by 大学生考试网
文档资料库内容来自网络,如有侵犯请联系客服。zhit325@qq.com