9299.net
大学生考试网 让学习变简单
当前位置:首页 >> >>

数电课程设计__智力抢答器

数电课程设计__智力抢答器

智力竞赛抢答器

电气工程学院 数字电子电路课程设计报告书

姓 班 学

名: 级: 通信工程三班 号:

完成日期: 完成日期: 2010 - 7 - 3

智力竞赛抢答器





一、设计题目 .................................................... 1 二、设计任务 .................................................... 1 1、选题意义 .................................................. 1 2、设计目标 .................................................. 1 3、设计要求 .................................................. 1 三、程序设计与实现 .............................................. 1 1、程序结构 .................................................. 1 2、抢答电路的设计 ............................................ 2 3、倒计时电路的设计 .......................................... 4 4、声响电路的设计 ............................................ 5 5、总电路的设计 .............................................. 6 四、设计难点与解决方法 .......................................... 7 五、设计不足之处 ................................................ 7 六、收获与体会 .................................................. 8 收获与体会

附录 1:程序使用说明 ............................................. 8

附录 2:文献参考 ................................................. 8 附录 3:总电路设计图 ............................................. 9

智力竞赛抢答器

一、设计题目
智力竞赛抢答器

二、设计任务
1、选题意义
当今的社会竞争日益激烈,选拔人才,评选优胜,知识竞赛之类的活动愈加频繁,那么也就必然离不开抢答器。本抢答器通过十 分巧妙的设计仅用数字芯片便实现了数显抢答的功能,与其他抢答器电路相比较有分辨时间极短、结构清晰、成本低、制作方便等优 点。本抢答器采用了数字显示器直接指示剩余时间,自动锁存显示结果的设计思想,因而本抢答器具有显示直观,不需要人干预的特 点,而且在显示时抢答器会发出声响使效果更为生动。

2、设计目标
五路抢答器要具有主持人控制的功能,同时在抢答控制中将五个抢答输入端与 D 触发器的输入端相接,在高电平时钟信号的触发 下实现最先抢答者优先通过,并在有人抢答后立刻屏蔽时钟信号,是较晚的时钟信号无效。此时,喇叭鸣响 2 秒,表示有人抢答成功。 同时,倒计时电路启动,开始进行 10 秒回答倒计时,倒计时结束启动鸣响电路,使喇叭鸣响 2 秒,提示回答超时。在回答过程中,一 旦抢答者回答完毕主持人可以按动按键是倒计时结束,同时取消喇叭鸣响。另外,主持人还具有在任意时间停止抢答的功能。

3、设计要求
①五人参赛每人一个按钮,主持人一个按钮, 按下就开始;

- 1 -

智力竞赛抢答器

②每人一个发光二极管,抢中者灯亮; ③有人抢答时,喇叭响; ④答题时限为 10 秒钟,从有人抢答开始,用数码管倒计时间,0、9、8…1、0;倒计时到 0 的时候,喇叭发出两秒声响。

三、程序设计与实现
1、程序结构
根据系统功能要求,须设计有抢答电路、译码显示电路、主持人控制电路、定时电路、响铃电路,各个电路都有其自己的功能。 通过主持人控制按键,电路进入就绪状态,等待抢答。按下五个按键,程序就会判断是谁先按下的,然后从五个发光二极管输出抢答 功能,同时开始回答计时。如果在设定的时间里没有完成问题的回答,一到时间,则产生报警信号表示已经超时。当要进行下一次抢 答时,有主持人先打开开关,再闭合,即可实现电路复位,进入下一次抢答的就绪状态。 根据系统的要求,可以得到系统的框图如下:

- 2 -

智力竞赛抢答器

2、抢答电路的设计
抢答电路采用 D 触发器 7474 作为核心芯片,由一片触发器组成矩形发生器,发出频率为 10KHZ,最大幅度为 6V 的脉冲信号作为 D

- 3 -

智力竞赛抢答器

触发器的时钟脉冲。在 D 触发器的输入端,根据五个按键的状态决定 D 端得状态。当有一个 D 触发器的输入端为高电平时,就在时钟 信号的作用下将状态传递到 Q 端。此时,与 Q 端相连接的发光二极管将 Q 端得状态显示出来。同时与 Q 端相连接门电路根据五个 Q 端 的状态判断是否对脉冲信号进行屏蔽。即只要有一个 Q 端得状态是高电平,则通过组合逻辑使输入脉冲被禁止。从而实现了在有人抢 答的第一时间显示出抢答状态,并对当前状态进行保存,防止其他人的抢答对当前状态的影响。另外,将主持人的开关与 7474 芯片的 CLR 端相连接,实现主持人对电路的可控性。当 CLR 信号有效时,实现对电路的清零;当 CLR 信号无效时,即开关闭合时候,允许进行 抢答。 根据设计原理,使用 multisim 绘制电路图如下:

- 4 -

智力竞赛抢答器

VCC 5V 2 1D 3 1 4 ~1PR 1Q 5 U1A Q1 U6A 7425N X2 X3 X4 X5 X6

2.5 V 2.5 V 2.5 V 2.5 V 2.5 V

1CLK ~1Q 6 ~1CLR 7474N U2A 1Q 5 Q2 U7A 7425N Y1

R1 4.7k? 2 6 3 4 6 7

1 4 ~1PR 2 1D

J2 Key = B

3

1CLK ~1Q 6 ~1CLR 1 7474N U3A 1Q 5 Q3 U8A 7425N Y2 1 5% LED2 R2 R3 1 R4 5% 1 5% R5 1 5% R6 U9A 7425N Y4 1 5% LED3 LED4 LED5 LED1

J1 Key = A 4 ~1PR J4 Key = D 2 1D 3 J3 Key = C

1CLK ~1Q 6 ~1CLR 1 4 ~1PR 7474N U4A 1Q 5 Q4

Y3

J6 Key = F 2 1D J5 Key = E 3

1CLK ~1Q 6 ~1CLR 1 4 ~1PR 7474N U5A 1Q 5 Q5

U10A 7425N

2 1D 3

1CLK ~1Q 6 ~1CLR 1 7474N

- 5 -

智力竞赛抢答器

使用 multisim 对上面的电路进行仿真,结果如下: ①按下主持人按键,在无人抢答的时候,发光二极管不发生任何变化; ②若主持人按键未按下,按动选手抢答开关,发光二极管状态不发生变化; ③当按下主持人按键后,再按选手抢答按键,则相应的发光二极管发光; ④当有一个选手抢中时,再按其他选手的按键,发光二极管组的状态不变,即实现了对最先抢答的判断; ⑤在二极管发光后,断开主持人开关,发光的二极管熄灭,即实现了主持人对抢答的重置和控制。

3、倒计时电路的设计
为实现有人抢答后,系统开始 10 秒回答问题期限的倒计时,必须给出相应的倒计时电路。其基本框图如下:

使用 74LS190 芯片的减一计数功能来实现时间的递减计数,并通过一个七段数码管来显示芯片的输出状态。为使显示数字在计数 结束后停止继续计数,应该在计数结束后对 74LS190 的输出进行锁存。使用两片 74LS160 芯片,实现当两片 74LS160 组成的计数电路 计数到达 10 时,即 74LS190 倒数计数达到 0 时,对 74LS190 的输入时钟信号进行屏蔽,从而使 74LS190 芯片不再进行倒数计数。 具体方法如下:

- 6 -

智力竞赛抢答器

①当两片 74LS160 组成的计数器计数达到 10 时,通过门电路生成置数信号接至 74LS160 芯片的置数端,使 74LS160 的下一状态仍 为 10,即实现了到达 10 时对电路状态的保存。 ②当两片 74LS160 组成的计数器计数达到 10 时,将信号以高电平的形式接到 74LS190 的 CTEN 端,使计数停止。由于当到达 10 是 计数电路保存 10 的状态,故实现了抢答开始 10 秒后倒计时停止的功能。 74LS160 功能真值表:
输 CLK × ↑ ↑ × × 入 ENP × × 1 0 × ENT × × 1 × 0 输 Q 置零 预置数据 计数 保持 保持 出

LD
× 0 1 1 1

CLR
0 1 1 1 1

使用 multisim 绘制倒计时电路原理图如下:

- 7 -

智力竞赛抢答器

- 8 -

智力竞赛抢答器

当仿真开始时,7 段译码管依次显示 0、9、8、7、6、5、4、3、2、1、0 并停止计数,可见,本电路很好的实现了既定的功能。

4、声响电路的设计
为了使抢答者和主持人能够知道抢答成功或者抢答超时,故应该有一个声响电路来提示当前的状态。本设计在有人抢答成功和回 答超时的时候都会发出 2 秒的声响。为了实现本功能,系统使用一片 74LS160 计数芯片,当计数值达到 2 时对输出进行锁存,并通过 门电路,使 74LS160 芯片输出的二进制数为 0000 和 0001 时接通喇叭,发出长为 2 秒的声响。当 2 秒时间过去后,输出端状态保持为 0010,门电路此时给喇叭的信号为低电平,便实现了鸣响的结束。 使用 multisim 绘制声响电路原理图如下:

- 9 -

智力竞赛抢答器

当仿真开始时,七段数码管显示为 0,同时替代喇叭进行仿真的灯泡发光,随后显示 1,然后显示 2,并在显示 2 的同时熄灭灯泡。 可见,本电路很好的实现了控制声响(灯泡发光)的作用。

5、总电路的设计

- 10 -

智力竞赛抢答器

将上面设计的各个模块相互连接起来,组成总电路,方法如下: ①只有在有人抢答成功时候才启动倒计时电路, 故将有人抢答成功的信号通过一个与门与 1HZ 的时钟信号作与运算后接到 74LS190 的 CLK 端,即实现在有人抢答成功后,才允许 CLK 信号输入 74LS190 芯片。 ②由于鸣响电路也是在有人抢答成功才启动,故其 CLK 端采用与 74LS190 芯片相同的接法。 ③对于 74LS190 芯片,由于在期接通和完成一个以 10 为周期的计数后,都会在 RCO 端给出一个低电平脉冲。为完成鸣响的目标, 将 RCO 端接至鸣响电路的 74LS160 芯片的 CLR 端。即每当有低电平脉冲发来(有人抢答成功和倒计时结束)便将计数器置零,使其重 新计数,从而实现了 2 秒的鸣响。 在 multisim 环境下仿真总电路如下:

- 11 -

智力竞赛抢答器

VCC 5V 2 1D 3 1 4 ~1PR 1Q 5 U1A Q1 U6A 7425N X2 X3 X4 X5 X6 X1 2.5 V VCC 7474N U2A 1Q 5 Q2 U7A 7425N Y1 DCD_HEX U19A 74HC04N_4V 4 3 2 1 U11 7474N U3A 1Q 5 Q3 U8A 7425N Y2 1 5% LED2 R2 R3 1 R4 5% 1 5% R5 1 5% R6 U9A 7425N Y4 U16 7430N 1 5% LED3 LED4 LED5 LED1 3 A 4 5 B 6 C D 7 ENP 10 ENT 9 1 ~LOAD ~CLR 2 CLK QA 14 QB 13 QC 12 QD 11 RCO 15 U20A 74HC04N_4V U21A 74HC04N_4V U22A 74HC04N_4V U23A 74HC04N_4V U12A U13A U14 74HC04N_4V 74HC04N_4V 74HC04N_4V 74HC04N_4V U25A 74HC04N_4V U24 1 2 3 4 8 10 11 12 13 74LS55D 5V U15 U17A U18A 74HC04N_4V X7 2.5 V

2.5 V 2.5 V 2.5 V 2.5 V 2.5 V

1CLK ~1Q 6 ~1CLR

R1 4.7k ? 2 6 3 4 6 7

1 4 ~1PR 2 1D

J2 Key = B

3

1CLK ~1Q 6 ~1CLR 1

J1 Key = A 4 ~1PR J4 Key = D 2 1D 3 J3 Key = C

1CLK ~1Q 6 ~1CLR 1 4 ~1PR 7474N U4A 1Q 5 Q4

Y3

74LS162D

J6 Key = F 2 1D J5 Key = E 3

1CLK ~1Q 6 ~1CLR 1 4 ~1PR 7474N U5A 1Q 5 Q5 U45B U43C U32A U26A Y5 7474N 74HC32N_4V 74HC32N_4V 74HC32N_4V 74HC32N_4V GND

U10A 7425N

2 1D 3

1CLK ~1Q 6 ~1CLR 1

U33C

74HC08D_2V VCC 5V DCD_HEX

倒倒倒

XFG1
U27 15 A QA 3 1 B QB 2 10 QC 6 9 C D QD 7 4 ~CTEN 11 ~LOAD 5 ~U/D ~RCO 13 12 14 CLKMAX/MIN 74LS190N 4 3 2 1

U42A

74HC04N_4V U29 3 A 4 5 B 6 C D 7 10 ENP ENT 9 ~LOAD 1 ~CLR 2 CLK QA 14 QB 13 QC 12 QD 11 RCO 15 U31 3 A 4 5 B 6 C D 7 10 ENP ENT 9 ~LOAD 1 ~CLR 2 CLK QA 14 QB 13 QC 12 QD 11 RCO 15

GND

U30C

74HC08D_2V

74LS160D

74LS160D

U36A U34A U35A U37A U38A U39A U40A 74HC04N_4V 74HC04N_4V 74HC04N_4V 74HC04N_4V 74HC04N_4V 74HC04N_4V 74HC04N_4V

XFG3

U41 7430N GND

- 12 -

智力竞赛抢答器

四、设计难点与解决方法
设计难点: 设计难点: 设计抢答电路时主持人开关的控制问题? 解决方法: 解决方法: 将主持人的开关与 7474 芯片的 CLR 端相连接,实现主持人对电路的可控性。当 CLR 信号有效时,实现对电路的清零;当 CLR 信号 无效时,即开关闭合时候,允许进行抢答。

五、设计不足之处
智力竞赛抢答器在抢答过程中,主持人在选手同时抢答时,不能中断选手的抢答,以至于竞赛抢答器不是很完美。

六、收获和体会 收获和体会
通过两个多星期的课程设计,我们掌握了书本以外的电子技术知识,进一步了解有关集成电路的功能和使用方法。熟悉数字电路 系统的计算机仿真设计方法及调试技术,培养了专心致志的工作学习习惯,懂得了相互之间的理解与体谅,可谓获益匪浅。该五路智 力竞赛抢答器具有电路简单、成本低廉、操作方便等优点。

- 13 -

智力竞赛抢答器

成绩评定:_______分

附录 1:程序使用说明
为了使用者能够获得正确的程序运行结果,防止未按设计者要求输入,导致程序退出,现在说明内容如下: (1) 程序运行环境:计算机, multisim.10 软件 (2) 文件组成说明:文件由三个模块电路和一个总电路组成。 (3) 实验器材:74LS190、74LS160、7474、触发器、门电路、数码管、发光二极管、开关、电阻、蜂鸣器、灯泡等。 (4) 操作说明:运行 multisim 程序,打开总电路设计图,运行电路,实现电路的仿真。系统功能以上已介绍,此处不再赘述。

附录 2:参考文献
【1】阎石.数字电子技术基础.第五版.北京:高等教育出版社,2006 【2】高仁景.数字电子技术基础与设计.大连:大连理工大学出版社,2004 【3】21IC 中国电子网.www.21IC.com

附录 3:总电路设计图

- 14 -

VCC 5V ~1PR 2 1D 3 1 ~1CLR R1 4.7k? 4 ~1PR 2 1D J2 Key = B 3 ~1CLR 1 LED1 1 5% R3 LED3 LED4 LED5 1 5% R6 U9A 7425N Y4 U16 7430N 1 5% 1 R4 5% 1 5% R5 LED2 R2 J1 Key = A 7474N U3A 1Q 5 Q3 U8A 7425N Y2 U11 3 A QA 14 4 B QB 13 5 C QC 12 6 D QD 11 7 ENP RCO 15 10 ENT 9 ~LOAD 1 ~CLR 2 CLK 74LS162D 1CLK ~1Q 6 1Q 5 Q2 U7A 7425N 2 6 3 4 6 7 U2A Y1 7 DCD_HEX 7 4 3 2 1 7 7 7 1 7474N 5V U15 VCC 1CLK ~1Q 6 1Q 5 Q1 2.5 V 2.5 V 2.5 V 2.5 V 2.5 V U6A 7425N 4 U1A X2 X3 X4 X5 X6

智力竞赛抢答器

4 ~1PR J4 Key = D 2 1D 3 J3 Key = C ~1CLR 1 4 2 1D J5 Key = E 3 ~1CLR 1 4 2 1D 3 U26A Y5 7474N 74HC32N_4V 74HC32N_4V 74HC32N_4V 74HC32N_4V ~1CLR 1 1CLK ~1Q 6 U32A ~1PR 1Q 5 Q5 U45B U43C GND U10A 7425N U5A 7474N 1CLK ~1Q 6 ~1PR 1Q 5 Q4 U4A 7474N Y3 1CLK ~1Q 6

7 U12A U13A U14 74HC04N_4V 74HC04N_4V 74HC04N_4V

- 15 -

7

J6 Key = F

U33C

74HC08D_2V VCC 5V DCD_HEX

倒倒倒

XFG1
U27 15 1 A B 10 C 9 D 4 ~CTEN 11 ~LOAD 5 ~U/D ~RCO 13 12 14 CLKMAX/MIN 74LS190N U42A 3 QA 2 QB QC 6 QD 7 4 3 2 1

74HC04N_4V U29 3 14 QA 13 4 A QB 12 5 B C QC 6 D QD 11 7 ENP RCO 15 10 ENT 9 1 ~LOAD ~CLR 2 CLK 74LS160D U31 3 14 QA 13 4 A QB 12 5 B C QC 6 D QD 11 7 ENP RCO 15 10 ENT 9 1 ~LOAD ~CLR 2 CLK 74LS160D

GND

U30C

74HC08D_2V

U36A U34A U35A U37A U38A U39A U40A 74HC04N_4V 74HC04N_4V 74HC04N_4V 74HC04N_4V 74HC04N_4V 74HC04N_4V 74HC04N_4V

XFG3

U41 7430N GND


网站首页 | 网站地图 | 学霸百科 | 新词新语
All rights reserved Powered by 大学生考试网
文档资料库内容来自网络,如有侵犯请联系客服。zhit325@qq.com