9299.net
大学生考试网 让学习变简单
当前位置:首页 >> >>

数字电子课程设计-八路数字抢答器

数字电子课程设计-八路数字抢答器

目录
1.设计的任务与要求…………………………………………………………………1 1.1 设计任务………………………………………………………………………1 1.2 设计要求………………………………………………………………………1
2.实现原理与电路…………………………………………………………………1 3.单元电路设计………………………………………………………………………2
3.1 抢答器电路……………………………………………………………………2 3.2 定时电路………………………………………………………………………3 3.3 时序电路………………………………………………………………………5 3.4 计分电路………………………………………………………………………6 4.主要元器件的选择………………………………………………………………7 5.设计总结…………………………………………………………………………7 5.1 设计体会………………………………………………………………………7 5.2 对设计的建议…………………………………………………………………7 参考文献……………………………………………………………………………8

数字抢答器的设计
1. 设计的任务与要求
数字抢答器是一种用数字电路技术实现同时供 8 名选手或 8 个代表队比赛,分别用 8 个按钮 S0 ~ S7 表示。抢答器具有具有第一抢答信号的鉴别与保持功能。即选手按动按钮, 锁存相应的编号,并且显示选手编号。在选手抢答之后,定时器开始进行减计时,在定时时 间内回答正确则记一分。
因此,我们此次设计数字钟就是为了了解数字抢答器的原理,从而学会制作数字抢答器。 由于抢答器包括组合逻辑电路和时叙电路。通过它可以进一步学习与掌握各种组合逻辑电路
与时序电路的原理与使用方法。
1.1 设计任务 (1)可容纳八组参赛的数字式抢答器。 (2)电路具有第一抢答信号的鉴别与保持功能。 (3 抢答优先者声光提示。
(4)回答计时与计分。
1.2 设计要求 1.掌握各芯片的逻辑功能和使用方法 2.掌握编码器、十进制加/减计数器的工作原理。 3.设计可预置时间的定时电路。 4.了解数字抢答器的组成寄工作原理 5.分析与设计时序控制电路。 6.画出定时抢答器的整机逻辑电路图
2. 实现的原理与电路
2.1.数字抢答器总体方框图 如图 1 所示为总体方框图。其工作原理为:接通电源后,主持人将开关拨到"
清零"状态,抢答器处于禁止状态,编号显示器灭灯,定时器显示设定时间;主持人将开关 置;开始"状态,宣布"开始"抢答器工作。定时器倒计时,扬声器给出声响提示。选手在定时
1

时间内抢答时,抢答器完成:优先判断、编号锁存、编号显示、扬声器提示。如果再次抢答 必须由主持人再次操作"清除"和"开始"状态开关。
图 1 总体框图
3.单元电路设计
3.1 抢答器电路 设计电路如图 2 所示。电路选用优先编码器 74LS148 和锁存器 74LS297 来完成。该 电路主要完成两个功能:一是分辨出选手按键的先后,并锁存优先抢答者的编号,同时译码 显示电路显示编号(显示电路采用七段数字数码显示管);二是禁止其他选手按键,其按键 操作无效。 工作过程:开关 S 置于"清除"端时,RS 触发器的 R、S 端均为 0,4 个触发器输出置 0, 使 74LS148 的优先编码工作标志端(图中 5 号端)=0,使之处于工作状态。当开关 S 置于" 开始"时,抢答器处于等待工作状态,当有选手将抢答按键按下时(如按下 S5),74LS148 的输出经 RS 锁存后,CTR=1,RBO(图中 4 端) =1,七段显示电路 74LS48 处于工作状态, 4Q3Q2Q=101,经译码显示为“5”。此外,CTR=1,使 74LS148 优先编码工作标志端(图中 5 号端)=1,处于禁止状态,封锁其他按键的输入。当按键松开即按下时,74LS148 的 此 时由于仍为 CTR=1,使优先编码工作标志端(图中 5 号端)=1,所以 74LS148 仍处于禁 止状态,确保不会出二次按键时输入信号,保证了抢答者的优先性。如有再次抢答需由主持 人将 S 开关重新置“清除”然后再进行下一轮抢答。74LS148 为 8 线-3 线优先编码器,表 1 为其功能表。
2

图 2 设计电路
表 1 74LS148 为 8 线-3 线优先编码器其功能表 3.2 定时电路 原理及设计:
3

该部分主要由 555 定时器秒脉冲产生电路、十进制同步加减计数器 74LS192 减法计数 电路、74LS48 译码电路和 2 个 7 段数码管即相关电路组成。具体电路如图 3 所示。两块 74LS192 实现减法计数,通过译码电路 74LS48 显示到数码管上,其时钟信号由时钟产生电路提供。
74192 的预置数控制端实现预置数,由节目主持人根据抢答题的难易程度,设定一次抢 答的时间,通过预置时间电路对计数器进行预置,计数器的时钟脉冲由秒脉冲电路提供。按 键弹起后,计数器开始减法计数工作,并将时间显示在共阴极七段数码显示管 DPY_7-SEG 上,当有人抢答时,停止计数并显示此时的倒计时时间;如果没有人抢答,且倒计时时间到 时, 输出低电平到时序控制电路,控制报警电路报警,同时以后选手抢答无效。
报警电路由 555 定时器和三极管构成的报警电路。其中 555 构成多谐振荡器,振荡频 率 fo=1.43/[(RI+2R2)C],其输出信号经三极管推动扬声器。当控制信号为高电平时, 多谐振荡器工作,反之,电路停振。
图 3 74LS192 的引脚排列及逻辑符号
表 2 72LS192 功能表
4

图 4 可预置时间的定时电路
3.3 时序电路 时序控制电路是抢答器设计的关键,它要完成以下三项功能:
① 主持人将控制开关拨到“开始”位置时,扬声器发声,抢答电路和定时电路进人正常 抢答工作状态。
② 当参赛选手按动抢答键时,扬声器发声,抢答电路和定时电路停止工作。 ③ 当设定的抢答时间到,无人抢答时,扬声器发声,同时抢答电路和定时电路停止工作。
图中,门 G1 的作用是控制时钟信号 CP 的放行与禁止,门 G2 的作用是控制 74LS148 的 输人使能端。
图 5 的工作原理是:主持人控制开关从“清除”位置拨到“开始”位置时,来自图 2 中的 74LS279 的输出 1Q=0,经 G3 反相, A=1,则时钟信号 CP 能够加到 74LS192 的 CPD 时钟输入端,定时电路进行递减计时。同时,在定时时间未到时,则“定时到信号”为 1, 门 G2 的输出 =0,使 74LS148 处于正常工作状态,从而实现功能①的要求。当选手在定时 时间内按动抢答键时,1Q=1,经 G3 反相, A=0,封锁 CP 信号,定时器处于保持工作状 态;同时,门 G2 的输出 =1,74LS148 处于禁止工作状态,从而实现功能②的要求。当定时 时间到时,则“定时到信号”为 0, =1,74LS148 处于禁止工作状态,禁止选手进行抢答。 同时,门 G1 处于关门状态,封锁 CP 信号,使定时电路保持 00 状态不变,从而实现功能③ 的要求。集成单稳触发器 74LS121 用于控制报警电路及发声的时间。
5

图 5 时序控制电路 3.4 计分电路 八路智力抢答器计数模块由 CC40110(计数/锁存/译码/驱动)、七段 LED 数码管及控制 逻辑组成,如图 5 所示 R4、R5、R6 是下拉电阻,维持所有的 CR 端及 IC1 的 CPU、CPD 端在 没有计数清零、加分、减分信号期间维持低电平,R7 为抢答指示灯限流电阻,S1 为参赛选 手抢答按钮。
图 6 数字抢答器计分电路原理图 (1)IC1、IC2、IC3 构成计数译码电路,3 块集成计数/锁存/译码/驱动电路构成 3 位十 进制计数器。计数清零由任务 3 抢答主控模块电路中的计数清零模块构成,每次重新计数之 前,有主持人按下清零开关 S,高电平经过 JT10 的第 5 管脚加到 CC40110 的 CR 端,讲所有 显瘦的计数器清零。 (2)计数控制逻辑
本计分模块通过接头 JT01 与主控模块连接,其中 2、3、4 号线组成计分控制逻辑。抢 答主控模块上的加 1、减 1 按钮开关与全部八组计分模块中的 2、3、4 号线相连,尽管加 1 或减 1 按钮开关与全部八组计分模块中的 2、3 号线相连,但在做加 1 或减 1 操作时,不会 出现八组同时加 1 或减 1 的操作错误,因为计分模块是否加 1 或减 1 操作,除了受 2、3 号 线上是否有计数脉冲外,还受计数允许端 TE 控制,只有当 TE 端为低电平且又加 1 或减 1 脉冲时,计数器才有计数操作。本模块计数芯片的 TE 端通过 JT01 的 4 号线与主控模块中抢
6

答输出端口中对应的输出线线连接,在没有开始抢答之前,抢答输出端口中的八根输出线均 为高电平,即八组计分模块的计数允许端 TE 都为高电平,都不能做计数操作,只有在开始 抢答且又选手按下了抢答按钮后,输出端口中该组的输出线才为低电平,其它输出线均为高 电平,寄只有抢到答题权的组计分模块的计数允许端才为有效电平,主持人进行加 1 或减 1 操作时,该组的积分模块才会正常计数,其他组是不会出现同时计数的错误操作的。
4.主要元器件的选择
集成电路: 74LS148—1 片 74LS279—1 片 74LS48—3 片 74LS192—2 片 NE555—2 片 74LS121—1 片 CC40110—24 片
主要电阻: 510Ω —2 只
1KΩ —9 只 4.7kΩ —l 只 5.1kΩ —l 只 100kΩ —l 只 10kΩ —10 只 15kΩ —1 只 68kΩ —l 只 主要电容: 0.1uF—1 只 10 uF—2 只 100 uF—1 只 其 它: 发光二极管—9 只。 共阴极显示器—27 只
5.设计总结
5.1 设计体会 通过这次对数字抢答器的设计与制作,让我了解了设计电路的程序,也让我了解了关于
抢答器的基本原理与设计理念,要设计一个电路总要先用仿真仿真成功之后才实际接线的。 但是最后的成品却不一定与仿真时完全一样,因为,再实际接线中有着各种各样的条件制约 着。而且,在仿真中无法成功的电路接法,在实际中因为芯片本身的特性而能够成功。所以, 在设计时应考虑两者的差异,从中找出最适合的设计方法。此外,本实验也可通过 EDA 软件 MAX PLUSⅡ实现。通过这次学习,让我对各种电路都有了大概的了解,所以说,坐而言不如 立而行,对于这些电路还是应该自己动手实际操作才会有深刻理解。
5.2 对设计的建议
7

我希望老师在我们动手制作之前应先告诉我们一些关于所做电路的资料、原理,以及 如何检测电路的方法,还有关于检测芯片的方法。这样会有助于我们进一步的进入状态,完 成设计。
参考文献:
[1] 康华光. 电子技术基础. 北京:高等教育出版社,1999 年 [2] 彭华林等编. 数字电子技术. 长沙:湖南大学出版社,2004 年 [3] 金唯香等编. 电子测试技术. 长沙:湖南大学出版社,2004 年 [4] 侯建军. 数字电路实验一体化教程. 北京:清华大学出版社, 北京交通大学出版社,2005
年 [5] 阎石. 数字电子技术基础. 北京:高等教育出版社,2001 年 [6] 中国电子网. http://www.21ic.com. [7] 电子电路图网. http://www.cndzz.com.
8


网站首页 | 网站地图 | 学霸百科 | 新词新语
All rights reserved Powered by 大学生考试网
文档资料库内容来自网络,如有侵犯请联系客服。zhit325@qq.com