9299.net
大学生考试网 让学习变简单
当前位置:首页 >> >>

数字电子课程设计 八位数字抢答器报告2

数字电子课程设计   八位数字抢答器报告2

课 程 设 计

课程名称电子技术综合设计与实践 题目名称 学生学院 专业班级 学 号_ _ 八位数字抢答器

学生姓名_ 同组成员姓名_ 指导教师__ _







1


1



设计任务及要求.................................................3 1.1 课程设计的内容.............................................3 1.2 课程设计的要求与数据.......................................3 1.3 课程设计应完成的工作.......................................4

2

Quartus II 软件介绍............................................4

3

各模块电路图及其工作原理.......................................5 3.1 3.2 抢答模块..................................................5 倒计时模块................................................6

3.3 报警系统...................................................7 3.4 3.5 4 计时闪烁功能???????????????????????7 附加统计模块??????????????????????..8

操作过程简述..................................................8

5

收获及心得体会................................................10

参考文献.........................................................11 附录.............................................................12

2

广东工业大学课程设计任务书

题目名称 学生学院 专业班级 姓 学 名 号

电子技术综合设计与实践

一、课程设计的内容
1)利用各种器件设计一个多路智力竞赛抢答器。 2)利用 DE2 板对所设计的电路进行验证。 3)总结电路设计结果

二、课程设计的要求与数据
1. 抢答器同时供 8 名选手或 8 个代表队比赛, 分别用 8 个按钮 S0 ~ S7 表示。 2. 3. 4. 设置一个系统清除和抢答控制开关 S,该开关由主持人控制。 抢答器具有锁存与显示功能。即选手按动按钮,锁存相应的编号,并在优 先抢答选手的编号一直保持到主持人将系统清除为止。 抢答器具有定时抢答功能,且一次抢答的时间由主持人设定(如,30 秒) 。 当主持人启动"开始"键后,定时器进行减计时,同时扬声器发出短暂的声 响,声响持续的时间 0.5 秒左右。 5. 6. 参赛选手在设定的时间内进行抢答,抢答有效,定时器停止工作,显示器 上显示选手的编号和抢答的时间,并保持到主持人将系统清除为止。 如果定时时间已到,无人抢答,本次抢答无效,系统报警并禁止抢答,定 时显示器上显示 00。

3

三、课程设计应完成的工作
(一) 设计思路 1.学习要求: 复习编码器、十进制加/减计数器的工作原理,设计可预置时间的定时电路 分析与设计时序控制电路。 画出定时抢答器的整机逻辑电路图,掌握智力抢答器 的工作原理及其设计方法, 并对各种元器件的功能和应用有所了解。并能对其在 电路中的作用进行分析。 例如: 优先编码器 74LS148 和 RS 锁存器 74LS279 以及 十进制同步加/减计数器 74LS192。 2. 设计思路 设定一条控制总线 S 控制整个系统的运作,高电平有效。设定一个清零控 制,用于清除上一次抢答的显示,高电平清零。另设定了一个自主的计数器置数 控制 set。由于 DE2 板上仅提供 50MHz 和 27MHz 的时钟,需设定 lpm_counter 分频器(或者 74LS292、74LS56 分频器)对系统时钟进行分频,计数器主要是 用两个 74LS190,通过这两个计数器,进行 30 秒的倒数。 (二) 模拟仿真 使用 QUARTUS II 软件,用原理图输入方法,进行编译,仿真。 (三) 下载 模拟仿真结果正确后,结合实验板设置各输入、输出端;指定下载芯片,重 新编译。编译结果正确后下载到相应芯片中。 (四) 实验结果验证 下载完成后,在实验板上验证结果。

2

Quartus II 软件介绍

Quartus II 简介: Quartus II 是 Altera 公司的综合性 PLD 开发软件,支持原理图、VHDL、V erilogHDL 以及 AHDL(Altera Hardware Description Language)等多种设 计输入形式,内嵌自有的综合器以及仿真器,可以完成从设计输入到硬件配 置的完整 PLD 设计流程。

4

Quartus II 可以在 XP、Linux 以及 Unix 上使用,除了可以使用 Tcl 脚 本完成设计流程外, 提供了完善的用户图形界面设计方式。 具有运行速度快, 界面统一,功能集中,易学易用等特点。 Quartus II 支持 Altera 的 IP 核,包含了 LPM/MegaFunction 宏功能模 块库,使用户可以充分利用成熟的模块,简化了设计的复杂性、加快了设计 速度。 对第三方 EDA 工具的良好支持也使用户可以在设计流程的各个阶段使 用熟悉的第三放 EDA 工具。 此外,Quartus II 通过和 DSP Builder 工具与 Matlab/Simulink 相结 合,可以方便地实现各种 DSP 应用系统;支持 Altera 的片上可编程系统(S OPC)开发,集系统级设计、嵌入式软件开发、可编程逻辑设计于一体,是 一种综合性的开发平台。 Maxplus II 作为 Altera 的上一代 PLD 设计软件, 由于其出色的易用性 而得到了广泛的应用。目前 Altera 已经停止了对 Maxplus II 的更新支持, Quartus II 与之相比不仅仅是支持器件类型的丰富和图形界面的改变。Al tera 在 Quartus II 中包含了许多诸如 SignalTap II、Chip Editor 和 RTL Viewer 的设计辅助工具,集成了 SOPC 和 HardCopy 设计流程,并且继承了 Maxplus II 友好的图形界面及简便的使用方法。 Altera Quartus II 作为一种可编程逻辑的设计环境, 由于其强大的 设计能力和直观易用的接口,越来越受到数字系统设计者的欢迎。

3

各模块电路图及其工作原理

根据设计要求,我们把整个电路分为:抢答模块、倒计时模块、报警系统、 闪烁系统、附加记录选手抢答分数模块。

3.1

抢答模块

5

在这个模块中, 在主持人按下开关之前,开关控制的倒计时模块反馈一高电 平到图中的与非门中,同时 74279 的 Q1 反馈一高电平,从而使 EIN’的输入为 高电平,从而使优先编码器的输出封锁在高电平,从而杜绝了在“开始前抢答有 效”问题的出现。 而当有任何一个选手抢答之后, 会对其进行编码, 然后存在 74279 里。 同时, 有人抢答时图中 Q1 反馈高电平,而使 EIN’的输入为高电平,从而使优先编码 器的输出封锁在高电平。 从而解决了“编码高位的选手不管何时按下都能显示最 先按”的问题。 在解决了上述两个问题之后,连接 7447,驱动显示数字。

3.2

倒计时模块

在这个模块中主要是由分频器、 减法计数器、 译码器、 驱动显示等元件组成。 其中 CLOCK 信号由高频被分频至秒脉冲。 这部分主要实现以下功能:1、主持人开始,倒计时开始。2、有人抢答,计 时停止,显示此刻的数字 。3、无人抢答,计时减至 00 时,计时停止,直到主 持人复位才显示预置数。 功能 1:主持人开关与两个减法计数器的预置数端相连,这样就实现了预置 数功能。开始之前,由 74279 的 Q1 反馈至上图 3 端与门的信号为低电平,所以, 当主持人开始前,是不计时的。开始后,有人抢答前,Q1 输出的反馈信号至与 门时为高电平, 同时十位的计数器因时间未用完反馈至与门的也为高电平,则计 数器在开始后就可以随着 CLOCK 信号计数了。 功能 2:有人抢答后,Q1 输出高电平,经非门连至与门,则输入的减法信号 保持为低电平,即停止计时。

6

功能 3:开始抢答后,时间用完,仍无人抢答时,与计数器相连的或门输出 为低电平,连接至与门,则输入的减法信号保持为低电平,即停止计时。

3.3 报警系统

在这个模块中,当两片 74192 输出都为零时,经过或非门,输出高电平,报警.

3.4 计时闪烁功能

功能简介:在计时器正常计时期间,提示灯伴随闪烁。当计时中止或终止时,停

7

止闪烁。 只需要分频器输出端、中止及终止低电平信号、主持人开关一起连着与门, 再传输给信号灯即可实现功能。

3.5

附加统计模块

功能简介:记录并显示选手的抢答得分。 我们选择用手动方式记录分数。用 138 译码器、161 做计数器,再通过三态门选 择输出的选手,若其答对,则给予计分。从而实现记录得分的功能。

4
4.1 电脑操作 1.新建 project

操作过程详述

8

2 设计电路

3 编译 1)建立工程后,选择“processing-start compilation” 2)如果编译成功即会出现 compilation report 窗口;如果编译过程出现错误,则
9

编译会自动停止,并在消息框中显示错误信息。 3)改正错误,直到编译成功。

4. 分配管脚 选择路径“Assignment-pins” ,对应“location”一栏,根据查表的数据把 连线的配置设置好。

然后再编译一次 5. 程序编制 Tools——programmer

5、收获及心得体会
这次的实训, 我们基本实现了要求的功能。特别对于各个器件的附加功能有 了更深刻的理解。 在布线、 考虑使用何种器件作为桥梁来接引下一个器件等问题 上,我们觉得是最重要的。当然一个适合的中型集成元件会起到减少器件、简化 布局、清晰化流程等不可多得的作用。所以,对于每一个有用的器件的发散性理 解是我们以后要注意的。 另外,还是有几个问题需要讨论。一、附加功能的匹配问题,经过讨论,用

10

3 线 8 线译码器,应该是最好的选择。二、如何把 8 个人的数据在一个数字显示 器上显示。 经过讨论及老师的提点, 我们运用了三态门器件 74240 进行选择输出, 再通过译码器 7447,输出接入数码管。 感想:本来历时一个星期的数字电路课程设计我们三天就把它完成了,感觉 舒一口气了。我们做得快,不代表我们花的时间比别人少。三天来,为了这个课 程设计可谓废寝忘食,早起晚睡,我们无时无刻不在讨论怎么设计电路。将所有 的时间献给了这个课程设计。 其实,因为我的数字逻辑基础不算很好,所以真要自己做课程设计,困难真 的是很大,虽然是三个人做的,但感觉一开始很难合作,因为大家一开始的思想 是有分歧的。后来经过沟通,交流想法,我们开始统一意见。在这个星期里,我 们一起上网查东西,还有向别人讨教,真的是很有趣的,不过最重要的是尝试到 了合作的乐趣,真正体验到了大家一起交流的乐趣。还有,和别人交流后,才发 现好多问题,同时感觉到了自己在思考问题时自己的疏漏之处,避免下次在考虑 同样问题的时候犯同样的错误。 也许我们做的设计和别人的都是大同小异,不过这真的是加入了我们自己的 想法,不管怎样,在这几天里,我们学习到了许多东西。

参考文献
1、《数字电子技术基础(第五版) 》阎石.北京.高等教育出版社.2006 2、《现代电子技术实验指导》谢云.易波.刘冰茹.王春茹.机械工业出版社 2006

11


系统的整体电路图:



课程设计进程安排 序号 1 2 3 4 设计各阶段内容 实验资料搜索 实验电路图设计 硬件模拟仿真及调试 结果验证及检查 地点 图书馆、宿舍 教室、宿舍 教室 教室 起止日期

发出任务书日期: 计划完成日期: 主管院长签章:

年 年

月 月

日 日

指导教师签名: 基层教学单位责任人签章:

12


网站首页 | 网站地图 | 学霸百科 | 新词新语
All rights reserved Powered by 大学生考试网
文档资料库内容来自网络,如有侵犯请联系客服。zhit325@qq.com